Цитата(yes @ Jun 17 2015, 17:55)

....кроме ксайлинса таких труЪ CPLD уже никто не делает
то есть о каких-то ресурсах и макроселах говорить не имеет смысла, но на тактовый вход триггера можно подавать комбинаторный сигнал, но на это тратяттся "term-ы"
gbuffer можно только на предопределенную ножку ставить
разводите такты через логику, но может глючить (я кстати даже и не знаю STA с такими "ПЛИС" работает?)
Проектом могу работать после основной работы часа 2 в день и потому всё вяло и не так быстро как хотелось...
К сожалению CLOCK глобальный(все 3) поданы на LED(3 шт). Предустановки только висят... Бред!..
Неожиданно столкнулся с проблемой(потому как последние лет 10 возился с FPGA). Моя ISE 14.6(PlanAhead) капризничает и показывает только FPGA и нет в перечне моей CPLD XC95144XL. Пришлось писать руцями свой .ucf, чтобы выводы расставить. Она его не поняла и месит свое с тактированием на глобал выводы. Чё делать?..
Спасибо за комменты! Я так и думал... Гнилой вариант. Не хочется курочить плату.... Утро вечера мудренней!