Две MAX II CPLD, нужна синхронная работа обоих мс Опции

[zombi]

В изделии две cpld EPM570 с одинаковой прошивкой.
На тактовые входы обоих поступает общая частота 120 MHz от кварцевого генератора.
Сигнал синхронного сброса счётчика (reset) формируется внешней микросхемой и поступает на обычный I/O pin альтер.
Длительность фронта нарастания сигнала сброса ~ 20 нс.
Длина проводника клока и сброса между альтерами ~ 3 см шириной 0.25 мм.
Могут ли при таких условиях альтеры работать не синхронно?
Если да, то что посоветуете сделать чтобы при каждом сбросе добиться 100% синхронного запуска счетчиков?

Эскизы прикрепленных изображений

 

[zombi]

Почитал про метастабильность.
Еще о метастабильности.
цитирую:

Говорят, что для типичных цифровых микросхем, выполненных по технологии 0,25um, при частоте событий 1Мгц и тактовой частоте 100Мгц получается MTBF = 20 дней.

У меня клок 120 MHz довольно близко к 100.
Но частота событий 1-2 ну может аж 10 раз в день.
Это количество включений изделия.

Получается : 60*60*24*1000000/10*20/365= > 473 млн лет.

Стоит ли с этим бороться?

Тем более мк может контролировать работу максов.
Если не запустились, то еще раз ресетом дёрнуть.

[XVR]

Тем более мк может контролировать работу максов.
Если не запустились, то еще раз ресетом дёрнуть.

А вот с этого и стоило начинать. Если допускается сброс максов в процессе работы, то вариант с контролем их синхронности и последующим ресинхронизирующим сбросом вполне нормальное решение.
Но триггер шмита на вход и синхронизирующие триггера на ресет очень желательны. И контроль за рассинхронизацией так же желательно сделать внутри одного из максов.

Придётся и разводку менять и прошивки будут разные для максов

Прошивка у максов может быть одинаковая - просто часть ее (синхронизация и контроль) будут использоваться только в одном их максов (а присутствовать могут в обоих, не помешает). А вот разводку придется менять, увы.