Как разводить на плате BGA 1 мм Опции

[Maestro90]

Я пока относительно новичок в этом деле и не приходилось использовать элементы с BGA корпусами. Подскажите, пожалуйста, или ссылку дайте, если тема уже обсуждалась ранее.
У меня имеется элемент с корпусом TBGA-24, шаг 1 мм (микросхема N25Q512A13G1240E). Какую лучше для него сделать контактную площадку т.е. лучше сделать обычные круглые участки меди или небольшие переходные отверстия? Буду рад вашим советам.

Сообщение отредактировал Maestro90 - Aug 12 2014, 05:45

[Брик]

Добрый день!
Прошу подсказки/помощи) Получила задание на разводку DDR3 (MT41J256M16RE-15E IT) и FBGA с шагом 1 мм (Spartan6), никогда до этого ничего подобного не делала
Так вот, вопрос по ПП, у Микрона свои рекомендации к стекапам для DRR3, у Xilinx для Spartan6 свои, какие более приоритетны? Как лучше сделать? Возможен ли вариант с другим количеством слоев (3< х <12)? буду рада любой помощи =) Спасибо

Эскизы прикрепленных изображений

 

[ClayMan]

Добрый день!
Прошу подсказки/помощи) Получила задание на разводку DDR3 (MT41J256M16RE-15E IT) и FBGA с шагом 1 мм (Spartan6), никогда до этого ничего подобного не делала
Так вот, вопрос по ПП, у Микрона свои рекомендации к стекапам для DRR3, у Xilinx для Spartan6 свои, какие более приоритетны? Как лучше сделать? Возможен ли вариант с другим количеством слоев (3< х <12)? буду рада любой помощи =) Спасибо

Как уже верно заметили сам стек-ап зависит не только от памяти, но и от ситуации в целом - необходимо прикинуть, сколько сигнальных слоев вам нужно будет, чтобы развести все интерфейсы на FPGA. Если чип памяти действительно один, то для трассировки этого интерфейса вам скорее всего хватит и 2-х внутренних сигнальных слоев. Добавьте еще два внешних - получаете 4, и если этого достаточно, а цена самой платы не очень критична, то добавив к ним 4 опорных можно получить практически идеальный 8-слойный стек.
Для трассировки памяти и других скоростных интерфейсов необходимо рассчитать параметры волнового сопротивления, сделать это можно в спец программах либо утилитах. Требования к ДДР3 довольно неплохо изложены в ряде документов (у того же Micron), где помимо общих SI требований (перекрестные помехи, имеданс, пути обратного тока и тп) есть и ряд специфических по таймингам и топологии.