Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Как разводить на плате BGA 1 мм
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Работаем с трассировкой
Maestro90
Я пока относительно новичок в этом деле и не приходилось использовать элементы с BGA корпусами. Подскажите, пожалуйста, или ссылку дайте, если тема уже обсуждалась ранее.
У меня имеется элемент с корпусом TBGA-24, шаг 1 мм (микросхема N25Q512A13G1240E). Какую лучше для него сделать контактную площадку т.е. лучше сделать обычные круглые участки меди или небольшие переходные отверстия? Буду рад вашим советам. sm.gif
Lmx2315
..не претендую на профессионала.
Под BGA я всегда делал " обычные круглые участки меди" потому как всегда боялся что КП с дыркой могут утянуть весь шарик припоя с ноги микрухи.
Обычно на ПЛИС BGA , к примеру, есть рекомендации - как сделать футпринт. Там указаны размеры КП, зазоры и прочие.
peshkoff
Цитата(Maestro90 @ Aug 12 2014, 08:47) *
Я пока относительно новичок в этом деле и не приходилось использовать элементы с BGA корпусами. Подскажите, пожалуйста, или ссылку дайте, если тема уже обсуждалась ранее.
У меня имеется элемент с корпусом TBGA-24, шаг 1 мм (микросхема N25Q512A13G1240E). Какую лучше для него сделать контактную площадку т.е. лучше сделать обычные круглые участки меди или небольшие переходные отверстия? Буду рад вашим советам. sm.gif


Никаких отверстий в площадках, если не хотите проблем. Это годится для более мелких
При шаге 1 мм
Диаметр площадки 0.45 мм
Отторжение маски 0.05 мм
Паста - 0 мм
Диаметр площадки переходного отверстия 0.5 мм
Отверстие взять у производителя, ориентировочно 0.25мм


Это самая дешевыя технология. Впридачу между отверстиями с обратной стороны еще можно будет резисторов-конденсаторов 0402 натолкать
Uree
Ну в общем отличный совет паять без пасты... Для СМД падов паста должна быть определена _всегда_. Будет использована или нет - вопрос монтажа. Но должна быть обязательно.
Bear_ku
Например, в моем случае, никого этот слой не волнует, трафарет делается под конкретную машину по тем же герберам, что отдаются на производство ПП.
Uree
И на основании какого именно гербера делается трафарет? Слоя меди? Или маски?
peshkoff
Цитата(Uree @ Aug 12 2014, 12:09) *
Ну в общем отличный совет паять без пасты... Для СМД падов паста должна быть определена _всегда_. Будет использована или нет - вопрос монтажа. Но должна быть обязательно.


я писал про отторжение. 0 значит паста равна диаметру площадки.
Uree
Тогда сразу указывайте систему проектирования. Вы же знаете, что в разных системах падстэки определяются разными способами. Где-то отторжение, а где-то нужно напрямую указать размер и форму для соответствующего слоя.
Иначе можно ввести спрашивающего в заблуждение - человек может и не знать таких деталей.
Bear_ku
Цитата(Uree @ Aug 12 2014, 14:26) *
И на основании какого именно гербера делается трафарет? Слоя меди? Или маски?
Меня мало волнует какие герберы они используют, главное что проблем с конечным продуктом нет.
Uree
Ну что тут сказать... Попробуйте дать им файлы от разных дизайнов. Если и тогда сделают - у Вас чудо, а не производство.
Muxa
я в основном работаю с BGA с шагом 0.8. Шарики 0.4мм или 0.5мм
КП - 0.3мм, маска 0.4мм, паста 0.3мм.
ПО - 0.5мм, отверстие 0.2мм, ПО закрыты маской.
Проводники и зазоры TOP/BOT - 0.15мм/0,15мм. Внутренние слои 0.2/0.2мм.
Важные замечания:
- к одной КП не может подходить больше одного проводника. на картинке,что дана выше к одной площадке подходит до 3х проводников,- это может привести к недостаточному прогреву этих площадок и отказу в процессе экстплуатации.
- финишное покрытие,- конифольный лак, а лучше ENIG (золото по никелю). ни в коем случае не применять горячее лужение.
Нажмите для просмотра прикрепленного файла
vicnic
Я для BGA с шагом 0.8 делаю площадку, равную 0.4 мм. Покрытие олово-свинец было бы здорово, но банально для такого шага ровно его мало кто может нанести.
Поэтому остаются иммерсионные покрытия.
Для BGA с шагом 1.0 мм я обычно делаю площадку 0.5 мм, иногда 0.45 мм. И тут уже олово-свинец обычно сделать могут.
dxp
QUOTE (Muxa @ Aug 15 2014, 21:00) *
Важные замечания:
- к одной КП не может подходить больше одного проводника. на картинке,что дана выше к одной площадке подходит до 3х проводников,- это может привести к недостаточному прогреву этих площадок и отказу в процессе экстплуатации.

Вы имеете в виду, что в печке такое не прогреется?


QUOTE (vicnic @ Aug 16 2014, 01:44) *
Я для BGA с шагом 0.8 делаю площадку, равную 0.4 мм. Покрытие олово-свинец было бы здорово, но банально для такого шага ровно его мало кто может нанести.
Поэтому остаются иммерсионные покрытия.
Для BGA с шагом 1.0 мм я обычно делаю площадку 0.5 мм, иногда 0.45 мм. И тут уже олово-свинец обычно сделать могут.

У нас используются BGA с шагом 0.8 мм и 1.0 мм на одной плате, покрытие олово-свинец (HAL), делаем так намеренно, т.к. изделие подвергается сильному механическому удару (до 500 g, единицы мс), а про иммерсионные неоднократно говорено, что механически они непрочны, во всяком случае, про иммерсионное золото (попутно вопрос к знатокам - это только к золоту относится или это особенность иммерсионной технологии?). Особых проблем с монтажом не испытываем - если печка даёт правильный термопрофиль, то всё паяется хорошо и вполне надёжно. В более мелкие шаги не лезем как раз по причине опасений за механическую устойчивость плат.
svss
Цитата(Maestro90 @ Aug 12 2014, 10:47) *
Я пока относительно новичок в этом деле .. Буду рад вашим советам.

Стандарты иногда лучше советов.
vicnic
Цитата(dxp @ Aug 16 2014, 09:35) *
попутно вопрос к знатокам - это только к золоту относится или это особенность иммерсионной технологии?

Это особенность покрытий, в процессе пайки которых получаются интерметаллиды. Т.е. можно сказать, что это относится ко всем иммерсионным покрытиям.
Правда, в интернете можно найти мнение, что иммерсионное серебро лишено серьезных проблем, но у меня есть сомнения на основе маленького опыта.
А вы делали испытания на такой удар для иммерсионного золота или взяли общие рекомендации, как факт?
dxp
QUOTE (vicnic @ Aug 18 2014, 01:37) *
А вы делали испытания на такой удар для иммерсионного золота или взяли общие рекомендации, как факт?

Нет, не делали, сразу заложились на HASL, испытания и эксплуатация показали, что проблем с механикой нет. От добра добра пока не ищем.
EvilWrecker
Цитата(svss @ Aug 16 2014, 17:38) *
Стандарты иногда лучше советов.



В чем смысл совета в котором указан устаревшая ревизия стандарта?


А топикстартеру лучше лучше гуглить IPC Land Pattern Calculator и BGA 1.0mm pitch PCB guideliness - толку будет больше
drunya_1984
Предлагаю такой вариант: КП 0.5 мм, via 0.25 мм с пояском 0.55. Я бы делал fanout для всех выводов BGA, вдруг захочется ещё что-то подключить, так хоть к переходному подпаяться можно будет, но это только моё мнение.
Брик
Добрый день!
Прошу подсказки/помощи) Получила задание на разводку DDR3 (MT41J256M16RE-15E IT) и FBGA с шагом 1 мм (Spartan6), никогда до этого ничего подобного не делала help.gif
Так вот, вопрос по ПП, у Микрона свои рекомендации к стекапам для DRR3, у Xilinx для Spartan6 свои, какие более приоритетны? Как лучше сделать? Возможен ли вариант с другим количеством слоев (3< х <12)? буду рада любой помощи =) Спасибо

agregat
В Вашем случае берите стек от Xilinx и на нем делайте всю трассировку. Микрон дает стек для разработки модулей памяти. Для использования Spartan6 такой стек не подойдет.
Возможно сделать на 8 слоях, но нужно разобраться что будет подключено к Spartan6.
Можно скачать дизайны демоплат на базе Spartan6 и посмотреть как и что делают производители плат.
Corvus
А сколько ног у Спартана: 676 или 900? От этого и выбирайте количество слоёв.
http://www.eurointech.ru/EDA_Expert/EDA_Expert_2_48-51.pdf

После выбора стекапа рассчитайте ширину одиночных и диф. дорожек под требуемый импеданс на каждом слое.
Информации по разводке DDR3 хватает. Например:
http://www.fujitsu.com/downloads/MICRO/fme...uide-rev1-1.pdf
Микросхема памяти одна, ставьте её как можно ближе к FPGA, в остальном аккуратно следуйте рекомендациям. Задача вполне по силам начинающему.
bigor
Цитата(vicnic @ Aug 17 2014, 21:37) *
Это особенность покрытий, в процессе пайки которых получаются интерметаллиды.

Интерметаллиды образуются при любых покрытиях. Более того, без образования интерметаллидов нет процесса пайки.
Другое дело какие именно интерметаллиды образуются и в каких количествах.
Цитата(vicnic @ Aug 17 2014, 21:37) *
Т.е. можно сказать, что это относится ко всем иммерсионным покрытиям.

Недостаточная механическая прочность паяного соединения при ударных нагрузках - характерная особенность финишных покрытий с подслоем никеля.
Именно NiSn на границе паяного соединения ослабляет паяное соединение при ударных нагрузках.
Как альтернативу ENIGу в изделиях критичных к ударным нагрузкам в качестве финиша применяют ENIPEG - поверх подслоя никеля добавляется подслой палладия.
ENIPEG - значительно более стоек к ударным нагрузкам, по утверждению производителей - не хуже HASL.

Цитата(Брик @ Jul 10 2015, 09:12) *
Возможен ли вариант с другим количеством слоев (3< х <12)? буду рада любой помощи =) Спасибо

Возможны варианты с разным количеством слоев.
Возможно и 8 слоев хватит, а может быть и 12 будет недостаточно.
Все зависит от размеров BGA (в частности ПЛИС), от степени утилизации кристалла и возможности свапирования, от того, на сколько удобно раскиданы пины на плисе, от потребляемого тока и количества номиналов питания ПЛИСины (иногда на питание и землю нужно больше слоев, чем для реализации собственно топологии).
В общем, факторов, влияющих на необходимое количество слоев, достаточно много. Все это нужно учитывать.
Поначалу, нужно разбить задачу на этапы и разбираться с каждой проблемой отдельно, а после сводить это в кучу.
ClayMan
Цитата(Брик @ Jul 10 2015, 09:12) *
Добрый день!
Прошу подсказки/помощи) Получила задание на разводку DDR3 (MT41J256M16RE-15E IT) и FBGA с шагом 1 мм (Spartan6), никогда до этого ничего подобного не делала help.gif
Так вот, вопрос по ПП, у Микрона свои рекомендации к стекапам для DRR3, у Xilinx для Spartan6 свои, какие более приоритетны? Как лучше сделать? Возможен ли вариант с другим количеством слоев (3< х <12)? буду рада любой помощи =) Спасибо

Как уже верно заметили сам стек-ап зависит не только от памяти, но и от ситуации в целом - необходимо прикинуть, сколько сигнальных слоев вам нужно будет, чтобы развести все интерфейсы на FPGA. Если чип памяти действительно один, то для трассировки этого интерфейса вам скорее всего хватит и 2-х внутренних сигнальных слоев. Добавьте еще два внешних - получаете 4, и если этого достаточно, а цена самой платы не очень критична, то добавив к ним 4 опорных можно получить практически идеальный 8-слойный стек.
Для трассировки памяти и других скоростных интерфейсов необходимо рассчитать параметры волнового сопротивления, сделать это можно в спец программах либо утилитах. Требования к ДДР3 довольно неплохо изложены в ряде документов (у того же Micron), где помимо общих SI требований (перекрестные помехи, имеданс, пути обратного тока и тп) есть и ряд специфических по таймингам и топологии.
vicnic
To bigor: по покрытию, видимо, вы имели ввиду ENEPIG - Electroless Nickel Electroless Palladium Immersion Gold?
Если да, то про ударные нагрузки сейчас не скажу, но обычно главное достоинство, которое указывают, - что это универсальное покрытие для пайки и разварки.
http://www.atotech.com/en/products/electro...old-enepig.html
bigor
Цитата(vicnic @ Jul 13 2015, 09:51) *
To bigor: по покрытию, видимо, вы имели ввиду ENEPIG - Electroless Nickel Electroless Palladium Immersion Gold?

Да. Именно оно - сорри, буквы местами попутал...
Цитата(vicnic @ Jul 13 2015, 09:51) *
Если да, то про ударные нагрузки сейчас не скажу, но обычно главное достоинство, которое указывают, - что это универсальное покрытие для пайки и разварки.

И это тоже.
Но сам процесс не предусматривает непосредственного контакта олова с никелем - нет игольчатых интерметаллидов NiSn, которые, собственно, и ослабляют прочность паяного соединения.
Менеджера некоторых заводов рассказывали, что ENEPIG активно заказывают военные на своих сложных платах (на простых как прежде - свинцовый HASL) - пайка свободна от недостатков и HASL, и ENIG.
Из недостатков ENEPIG - неприличная стоимость, тяжкий для экологии техпроцесс.
Брик
agregat, Corvus, ClayMan, всем спасибо за ответы (раньше ответить не получилось, без интернета остались) laughing.gif
Желательно все же развести на 8 слоях, пока раскидала компоненты по плате, оставив без разводки память (JS28F256P30T95 и DDR3).
В пример топологии скачала sp605, как советовал вначале agregat, разбираюсь потихоньку)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.