Xilinx PLL Опции

[qwa]

Всем привет.

Кто-нибудь моделировал ядро PLL от Xilinx в Моделсиме? Само ядро у меня сгенерировалось, в Моделсиме загружается,но при попытке просимулировать получаю сообщение "Fatal error in Process INIPROC at C:/Xilinx/14.4/ISE_DS/ISE/vhdl/src/unisims/primitive/PLL_ADV.vhd line 1134"

В указанном файле в указанной строке написано следующее:

Код

clkin_chk_t1_tmpi1 := clkin_chk_t1_tmpi / 1 ps;

Лично мне это ничего не говорит.

Сталкивался кто с таким?

В Гугле не нашел.

Так же стоит отметить,что Precision от Ментор этот модуль скомпилировал, но все же хотелось бы просимулировать весь мой проект с этим блоком.

[des00]

Если просто ввожу это в командной строке Моделсима,то получаю сообщение:

No design specified

еще бы, если учесть что команда vsim запускает моделирование дизайна, который вы как раз не указали

Сие весьма загадочно,потому что до добавления PLL проект спокойно симулировался со стандартным разрешением по времени

Ничего загадочного как раз и нет, поведенческие PLL всегда пишутся через самые высокие разрешения, иначе проблема с "синтезом" частоты. Поэтому обычно их и не моделируют (экономят время моделирования). Особенно при отладке.