Проблема с программированием по JTAG Опции

[Full41]

Здравствуйте Коллеги.
Недавно получил новую разработку с ARRIA V и MAX V в последовательно друг за другом по jtag.

Схема включения.
По когда включил и попытался достучаться до них то оказалось что нет связи. Попробовал отработать через JTAG Debbuger, он мне показал ориентировочно проблему.

Проведя определенные исследованию я пришел к выводу что возможно не пропаен вывод микросхемы отдал на перепайку получил тоже самое, при этом одна и та же проблема на первых двух платах.
Теперь думаю что проблема в схемотехнике. Возможно есть люди кто занимался похожими схемами, может подскажете где ошибся.
Выкладываю части схем отвечающие за ПЛИС.
 L4.pdf ( 42.42 килобайт ) Кол-во скачиваний: 279

 L5.pdf ( 83.07 килобайт ) Кол-во скачиваний: 136

 L7.pdf ( 51.97 килобайт ) Кол-во скачиваний: 123

[jks]

Вероятно проблема с питанием банка 8A.
Банки 3A, 8A насколько помню должны иметь одинаковое напряжение иначе возможны глюки с JTAG.

Если к банку 8A не подключена DDR память, то запитать его от 2.5В.

[Full41]

Вероятно проблема с питанием банка 8A.
Банки 3A, 8A насколько помню должны иметь одинаковое напряжение иначе возможны глюки с JTAG.

Если к банку 8A не подключена DDR память, то запитать его от 2.5В.

Данный банк конечно я доработать уже не могу. Хотя я смотрел схемы отладочных плат семейства ARRIA V, там они банки 8 запитывают напряжением 1,5, для питания DDR3.

[jks]

Данный банк конечно я доработать уже не могу. Хотя я смотрел схемы отладочных плат семейства ARRIA V, там они банки 8 запитывают напряжением 1,5, для питания DDR3.

Да, так и есть.
Надо попробовать предрайвер на I/O для банка 8 уравнять до 2,5В (выводы M22/M23). VCCPD3 = VCCPD8 = VCCPGM = 2.5В.
Или все запитать от 1,8В.