Проблема с программированием по JTAG Опции

[Full41]

Здравствуйте Коллеги.
Недавно получил новую разработку с ARRIA V и MAX V в последовательно друг за другом по jtag.

Схема включения.
По когда включил и попытался достучаться до них то оказалось что нет связи. Попробовал отработать через JTAG Debbuger, он мне показал ориентировочно проблему.

Проведя определенные исследованию я пришел к выводу что возможно не пропаен вывод микросхемы отдал на перепайку получил тоже самое, при этом одна и та же проблема на первых двух платах.
Теперь думаю что проблема в схемотехнике. Возможно есть люди кто занимался похожими схемами, может подскажете где ошибся.
Выкладываю части схем отвечающие за ПЛИС.
 L4.pdf ( 42.42 килобайт ) Кол-во скачиваний: 279

 L5.pdf ( 83.07 килобайт ) Кол-во скачиваний: 136

 L7.pdf ( 51.97 килобайт ) Кол-во скачиваний: 123

[D Mike]

Напряжения на VCCIO не должны на столько влиять. Можно для убедительности сунутся осциллографом на вход TDI MAX-а и посмотреть там уровни.
Может последовательность подачи питания на Арию нарушена?

Сообщение отредактировал D Mike - Aug 18 2015, 07:21

[Full41]

Напряжения на VCCIO не должны на столько влиять. Можно для убедительности сунутся осциллографом на вход TDI MAX-а и посмотреть там уровни.
Может последовательность подачи питания на Арию нарушена?

Питание подаю в соответствии с документом  PCG_01013.pdf ( 2.37 мегабайт ) Кол-во скачиваний: 332
страница 42. Данную схему я уже использовал с этим кристаллом, единственное у меня там не было DDR2. Все работает без проблем.
На входе TDI постоянная единица уровнем 2.5В, смотрел осциллографом, я из за этого в начале подумал о не пропае.

[Stewart Little]

На входе TDI постоянная единица уровнем 2.5В, смотрел осциллографом, я из за этого в начале подумал о не пропае.

А рентген-контроль монтажа делали?