Полубага ARM системы команд, Флаг N устанавливается без флага V Опции

[GetSmart]

Не пойму задумку разработчиков с overflow flag preserve во многих командах, устанавливающих флаги. В условных командах есть комбинация флагов Z, N и V ==> GT, LE (например BGT, BLE). После многих команд, меняющих флаги эти условия невозможно применить. Будь то MOVS, EORS и прочие.

-------

А за то, что RRX зажали для Thumb / CM0 (хоть для одного единственного регистра) минусануть бы карму этим разработчикам.

Сообщение отредактировал GetSmart - Aug 23 2015, 14:56

[SSerge]

В упомянутых выше командах типа пересылок или логических флаг V (Overflow) на выходе АЛУ может быть только нулём.
У разработчиков архитектуры был выбор: флаг V после исполнения таких команд или становится нулём или не изменяется.
Они выбрали второе.

[GetSmart]

...или становится нулём или не изменяется. Они выбрали второе.

Понятно, что нулём. Потенциальная грабля в overflow flag preserve. Никакой пользы в неустановке нет. В отличие от carry flag preserve. Инноваторы.

-----
RRX отличается от LSR #1 настолько минимально, что слов приличных нет в адрес разработчиков, таким недоразумением осложнивших декод LSB-битовых потоков. Оба недочёта сразу снизили пиковую производительность системы команд (RRX в Thumb(1)).

Любопытно, если для M3/M4 закомбинировать два условия в IT-блоке (Z-флаг IT-блоком, N-флаг условным переходом), то проц не споткнётся?

PS.
Но в целом система команд шикарная.

Сообщение отредактировал GetSmart - Aug 24 2015, 11:41

[misyachniy]

Понятно, что нулём. Потенциальная грабля в overflow flag preserve. Никакой пользы в неустановке нет. В отличие от carry flag preserve. Инноваторы.

Любопытно, если для M3/M4 закомбинировать два условия в IT-блоке (Z-флаг IT-блоком, N-флаг условным переходом), то проц не споткнётся?

По поводу граблей не скажу.
По моему мнению это сделано для получения быстродействия команда/такт.
Если после команды, которая меняет флаг идет анализ флага, то идет задержка на такт.

По этому компиляторы стараются вставить команду не модифицирующую флаги между такой парой команд.
При программировании на ассемблере, нужно самому перетасовывать команды.

Вот пример

Код

CMP    R0, #0x40
STR    R2, [R7,#0x1C]
BCC    loc_8000760

[GetSmart]

Если после команды, которая меняет флаг идет анализ флага, то идет задержка на такт.

В каком ядре? Или сразу ссылку на документ киньте.

В ARMv4, ARMv6, ARMv7-M такой особенности нет.

По моему мнению это сделано для получения быстродействия команда/такт.

Это как это? Установка двух флагов не тормозит, а установка трёх уже тормозит?

Upd.

Любопытно, если для M3/M4 закомбинировать два условия в IT-блоке (Z-флаг IT-блоком, N-флаг условным переходом), то проц не споткнётся?

Оказывается нельзя вставлять условные переходы (Bxx) внутрь IT-блока. Почему - загадка. Безусловный B можно в конце.

Сообщение отредактировал GetSmart - Aug 24 2015, 14:29

[misyachniy]

В каком ядре? Или сразу ссылку на документ киньте.

В ARMv4, ARMv6, ARMv7-M такой особенности нет.

Я же сказал "По моему мнению" :-)

Я анализировал коды после компилятора С.
И увидел коды, очень похожие по стилю на x86.
В x86 из за конвейерности обработки, порядок команд влияет на скорость работы.
Если я не прав, то прошу модератора почистить мои посты в этой ветке, дабы не вводить народ в
заблуждение. Да и перед потомками не будет стыдно ;-)

[GetSmart]

Я анализировал коды после компилятора С.
...
В x86 из за конвейерности обработки, порядок команд влияет на скорость работы.

Компиляторы бывают разные.

Это не из-за задержек обновления флагов. Эта универсальность с расчётом на суперскалярные ARM. Вроде бы Cortex-M7 суперскалярный.