Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Полубага ARM системы команд
Форум разработчиков электроники ELECTRONIX.ru > Микроконтроллеры (MCs) > ARM
GetSmart
Не пойму задумку разработчиков с overflow flag preserve во многих командах, устанавливающих флаги. В условных командах есть комбинация флагов Z, N и V ==> GT, LE (например BGT, BLE). После многих команд, меняющих флаги эти условия невозможно применить. Будь то MOVS, EORS и прочие.

-------

А за то, что RRX зажали для Thumb / CM0 (хоть для одного единственного регистра) минусануть бы карму этим разработчикам.
SSerge
В упомянутых выше командах типа пересылок или логических флаг V (Overflow) на выходе АЛУ может быть только нулём.
У разработчиков архитектуры был выбор: флаг V после исполнения таких команд или становится нулём или не изменяется.
Они выбрали второе.
GetSmart
Цитата(SSerge @ Aug 23 2015, 16:24) *
...или становится нулём или не изменяется. Они выбрали второе.

Понятно, что нулём. Потенциальная грабля в overflow flag preserve. Никакой пользы в неустановке нет. В отличие от carry flag preserve. Инноваторы.

-----
RRX отличается от LSR #1 настолько минимально, что слов приличных нет в адрес разработчиков, таким недоразумением осложнивших декод LSB-битовых потоков. Оба недочёта сразу снизили пиковую производительность системы команд (RRX в Thumb(1)).

Любопытно, если для M3/M4 закомбинировать два условия в IT-блоке (Z-флаг IT-блоком, N-флаг условным переходом), то проц не споткнётся? sm.gif

PS.
Но в целом система команд шикарная.
misyachniy
Цитата(GetSmart @ Aug 23 2015, 17:53) *
Понятно, что нулём. Потенциальная грабля в overflow flag preserve. Никакой пользы в неустановке нет. В отличие от carry flag preserve. Инноваторы.

Любопытно, если для M3/M4 закомбинировать два условия в IT-блоке (Z-флаг IT-блоком, N-флаг условным переходом), то проц не споткнётся? sm.gif



По поводу граблей не скажу.
По моему мнению это сделано для получения быстродействия команда/такт.
Если после команды, которая меняет флаг идет анализ флага, то идет задержка на такт.

По этому компиляторы стараются вставить команду не модифицирующую флаги между такой парой команд.
При программировании на ассемблере, нужно самому перетасовывать команды.

Вот пример
Код
CMP    R0, #0x40
STR    R2, [R7,#0x1C]
BCC    loc_8000760


GetSmart
Цитата(misyachniy @ Aug 24 2015, 11:00) *
Если после команды, которая меняет флаг идет анализ флага, то идет задержка на такт.

В каком ядре? Или сразу ссылку на документ киньте.

В ARMv4, ARMv6, ARMv7-M такой особенности нет.

Цитата
По моему мнению это сделано для получения быстродействия команда/такт.

Это как это? Установка двух флагов не тормозит, а установка трёх уже тормозит?

Upd.
Цитата(GetSmart)
Любопытно, если для M3/M4 закомбинировать два условия в IT-блоке (Z-флаг IT-блоком, N-флаг условным переходом), то проц не споткнётся? sm.gif

Оказывается нельзя вставлять условные переходы (Bxx) внутрь IT-блока. Почему - загадка. Безусловный B можно в конце.
misyachniy
Цитата(GetSmart @ Aug 24 2015, 14:09) *
В каком ядре? Или сразу ссылку на документ киньте.

В ARMv4, ARMv6, ARMv7-M такой особенности нет.


Я же сказал "По моему мнению" :-)

Я анализировал коды после компилятора С.
И увидел коды, очень похожие по стилю на x86.
В x86 из за конвейерности обработки, порядок команд влияет на скорость работы.
Если я не прав, то прошу модератора почистить мои посты в этой ветке, дабы не вводить народ в
заблуждение. Да и перед потомками не будет стыдно ;-)
GetSmart
Цитата(misyachniy @ Aug 24 2015, 17:12) *
Я анализировал коды после компилятора С.
...
В x86 из за конвейерности обработки, порядок команд влияет на скорость работы.

Компиляторы бывают разные.

Это не из-за задержек обновления флагов. Эта универсальность с расчётом на суперскалярные ARM. Вроде бы Cortex-M7 суперскалярный.
jcxz
Цитата(misyachniy @ Aug 24 2015, 13:00) *
Если после команды, которая меняет флаг идет анализ флага, то идет задержка на такт.

Вы точно не путаете с DSP???

Цитата(misyachniy @ Aug 24 2015, 19:12) *
Я анализировал коды после компилятора С.
И увидел коды, очень похожие по стилю на x86.
В x86 из за конвейерности обработки, порядок команд влияет на скорость работы.

Интересный способ изучения системы команд: гадание по листингу.
Вы судьбу по звёздам не предсказываете? :-D
misyachniy
Цитата(jcxz @ Aug 24 2015, 19:55) *
Вы точно не путаете с DSP???

Интересный способ изучения системы команд: гадание по листингу.
Вы судьбу по звёздам не предсказываете? :-D

Немного попутал мягкое с теплым. :-)

http://computersbooks.net/index.php?id1=4&...00&page=177
Цитата
AGI - это ситуация, при которой регистр, используемый командой для генерации
адреса как базовый или индексный, являлся приемником предыдущей команды.
В таком случае процессор тратит один дополнительный такт.


Сепциально систему команд я не изучаю.
Подглядываю в "чужие" прошивки.

Сейчас Ассемблер нужен только в специфичных случаях.
Obam
Надо было добавить "Последовательность команд add edx,4 mov esi,[edx] выполняется с AGI на любом процессоре. • " sm.gif
GetSmart
Подведём итог.

Цитата(SSerge @ Aug 23 2015, 16:24) *
У разработчиков архитектуры был выбор: флаг V после исполнения таких команд или становится нулём или не изменяется.
Они выбрали второе.

Пользы нет. Компромисса нет. Замедление есть. Плюс бессмысленное отличие от остальных платформ может навредить.

Цитата(SSerge @ Aug 23 2015, 16:24) *
В упомянутых выше командах типа пересылок или логических...

В подавляющем большинстве команд, устанавливающих флаги.

----

Отсутствие в Thumb команды RRX не было криминалом до тех пор, пока в процессоре было переключение 32-ух или 16-ти разрядной системы команд. В ARMv6 отключили 32-разрядную и должны были ввести дополнительный код RRX, наряду с другими новыми командами. Во всех "уважающих" себя и программистов платформах аналог этой команды есть. На позиционирование ARMv6/CM0 как самого микропотребляющего ядра это не повлияло бы.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.