Вопрос по плате ZedBoard rev.D на zynq, применение example designe, присоединение к банку 501 PS_MIO Опции

[NSergeevich]

Плата ZedBoard rev.D, ZYNQ. Использую Xilinx ISE WebPack. Прикрутил tri mode ethernet mac v5.4 example designe. Synthesize - XST прошел успешно. А вот на создании ucf файла следующая проблема.
Не могу подсоединить выводы проэкта к банку где находятся выводы на phy. Bank 501 PS_MIO. Как открыть разрешение на этот банк, чтобы присоединиться к phy ?

Что-то такое пишет:

Could not legally place instance rgmii_txd_0_OBUF at IOPAD_X1Y94 since it belongs
to a shape containing instance trimac_fifo_block/trimac_block/rgmii_interface/txdata_out_bus[0].rgmii_txd_out.
The shape requires relative placement between rgmii_txd_0_OBUF and trimac_fifo_block/trimac_block/rgmii_interface/txdata_out_bus[0].rgmii_txd_out
that cannnot be honored because it would result in an invalid location for trimac_fifo_block/trimac_block/rgmii_interface/txdata_out_bus[0].rgmii_txd_out.

[aabmail]

Плата ZedBoard rev.D, ZYNQ. Использую Xilinx ISE WebPack. Прикрутил tri mode ethernet mac v5.4 example designe. Synthesize - XST прошел успешно. А вот на создании ucf файла следующая проблема.
Не могу подсоединить выводы проэкта к банку где находятся выводы на phy. Bank 501 PS_MIO. Как открыть разрешение на этот банк, чтобы присоединиться к phy ?

Что-то такое пишет:

Could not legally place instance rgmii_txd_0_OBUF at IOPAD_X1Y94 since it belongs
to a shape containing instance trimac_fifo_block/trimac_block/rgmii_interface/txdata_out_bus[0].rgmii_txd_out.
The shape requires relative placement between rgmii_txd_0_OBUF and trimac_fifo_block/trimac_block/rgmii_interface/txdata_out_bus[0].rgmii_txd_out
that cannnot be honored because it would result in an invalid location for trimac_fifo_block/trimac_block/rgmii_interface/txdata_out_bus[0].rgmii_txd_out.

ИМХО для банка 501 (то бишь процессинг систем) в UCF ноги указывать не нужно. Ноги банков процессорной системы указываются в настройках процессорной системы. Если используете пример для zed борды, то просто удалите ноги RGMII из UCF, и все .
А вообще в случае 7 серии, особенно zynq, рекомендуется от EDK держаться подальше. Ставьте VIVADO последней версии. Создайте проект начальным визардом, - ethernet работает сразу.

[NSergeevich]

ИМХО для банка 501 (то бишь процессинг систем) в UCF ноги указывать не нужно. Ноги банков процессорной системы указываются в настройках процессорной системы. Если используете пример для zed борды, то просто удалите ноги RGMII из UCF, и все .
А вообще в случае 7 серии, особенно zynq, рекомендуется от EDK держаться подальше. Ставьте VIVADO последней версии. Создайте проект начальным визардом, - ethernet работает сразу.

Дело в том, что я хочу забиндить порты на плисину.