Подключение ПЛИС к асинхронному интерфейсу памяти процессора. Опции

[Guest_Pruga_*]

Здравствуйте.
Имеется следующая проблема: есть процессор, к нему подключена ПЛИС (Spartan-3), через асинхронный интерфейс памяти (адрес, данные, WR, RD, CS). По замыслу, обмен данными между процессором и внутренностями ПЛИС должен производиться через внутреннюю память ПЛИС (блочную), т.е память является промежуточным буфером. Однако посмотрев Libraries guide (lib.pdf) от ксайлинксА, выяснилось, что на борту Спартанца есть только синхронная память. В документации на XST, тоже не нашел полностью асинхронного описания памяти. Подскажите как грамотно стыковать синхронную память ПЛИСа с асинхронным интерфейсом процессора??

[Golikov A.]

Здравствуйте.
Имеется следующая проблема: есть процессор, к нему подключена ПЛИС (Spartan-3), через асинхронный интерфейс памяти (адрес, данные, WR, RD, CS). По замыслу, обмен данными между процессором и внутренностями ПЛИС должен производиться через внутреннюю память ПЛИС (блочную), т.е память является промежуточным буфером. Однако посмотрев Libraries guide (lib.pdf) от ксайлинксА, выяснилось, что на борту Спартанца есть только синхронная память. В документации на XST, тоже не нашел полностью асинхронного описания памяти. Подскажите как грамотно стыковать синхронную память ПЛИСа с асинхронным интерфейсом процессора??

Если частоты равны то...
в большинстве процов есть настройки. как долго держится строб внизу, вверху, как долго стоят данные и так далее... Задаете эти настройки так чтобы на каждое состояние приходилось не менее 2 клоков ПЛИС. Ну а дальше все просто по каждому клоку смотрите состояние стробов, и ищете переходы (по переходам работайте, это как будто асинхронный режим но на едином клоке ПЛИС), если строб в каждом своем состоянии будет не менее 2 клоков ПЛИС, то вы их гарантированно найдете. Ну а далее, конкретизируйте, как вам и посоветовали, что вы хотите сделать, и вам ответят менее туманно