Позитивные результаты синтеза и печалька с имплементацией Опции

[gotcha]

Чип xilinx spartan6 XC6SLX9
Синтез в synplify h-2013.03
Имплементация ise14.4

Результат синтеза:

Код

Register bits not including I/Os:   6252 (50%)
Total  LUTs: 3773 (61%)
Region Summary:
Other LUTs: 4338 Other Registers: 6252
Mapper successful!

На этапе имплементации долго пыжится

Код

phase 9.8 global placement
...

И не могет (((

Код

Error:Place:543 - This design does not fit into the number of slices available...

Синплифай настолько не знаком со слайсами и возможным роутингом?

[Vascom]

Вот пример.
Схема после роутинга, как видим, между двумя регистрами ни какой логики нет.


Вот этот путь внутри микросхемы


Вот он же, с указанием пути разводки


Теперь приблизим самый конец пути


Как видно, роутинг проходит через мультиплексор. Соответственно этот мультиплексор не сможет быть использован для других целей.
В этом пути может быть много таких логических элементов, используемых для интерконнекта.

P.S. Хотя не, похоже все эти регистры имеют мультиплексор на входе. Сейчас ещё поищу.

Вот эта выходная SLICEL целиком


И приблизим выделенный мультиплексор в её центре


Наш интерконнект, выделенный малиновым, хоть и обходит этот мультиплексор, но уже не позволит использовать его где-то ещё.

Соответственно между двумя регистрами даже без логики могут быть длинные пути. При этом часть логических ресурсов FPGA становится заблокированной и недоступной для плейсмента и роутинга других элементов дизайна.

Сообщение отредактировал Vascom - Oct 14 2015, 07:21