Семинар в начале декабря, Проектирование плат с DDR. Моделирование PSPICE. Опции

[PCBtech]

Для всех, кому интересно.

Собираемся проводить двухдневный семинар с 30 ноября 2015 г.
Первый день: Проектирование печатных плат с DDR-памятью.
Второй день: Моделирование электронных схем в PSPICE.

2 дня в С.Петербурге (30 ноября и 1 декабря),
2 дня в Москве (2 декабря и 3 декабря).

Будут приглашены зарубежные специалисты по целостности сигналов, питаний
и цифро-аналоговому моделированию.
Пожалуйста, присылайте ваши пожелания по раскрытию тем
на адрес
akulin@pcbtech.ru

Александр Акулин

PS. Заявки на участие тоже можно присылать, но мы пока не определились ни с залами, ни со стоимостью,
так что пока предварительно.

[Uree]

Тут не знаю, насколько он заточен под "не-спайс" модели от LT, потому как у нас ни одного компонента от них не применяется.
Обычное моделирование у него вполне на высоте, хотя интерфейс оставляет желать лучшего, да...
Насчет продвинутости ничего не скажу, но вопрос как многим людям это нужно. Мой коллега рядом сидящий, который упомянутое моделирование и делал, как-то обошелся без Advanced Features, только голыми возможностями LTSpice. С другой стороны это не отменяет того, что кому-то это может быть и нужно.

А что там уже моделировать-то в готовом DCDC? о_О Конфигурацию ПП под этот DCDC никакой Spice не рассчитает, а остальное у него "на борту".

[PCBtech]

Тут не знаю, насколько он заточен под "не-спайс" модели от LT, потому как у нас ни одного компонента от них не применяется.
Обычное моделирование у него вполне на высоте, хотя интерфейс оставляет желать лучшего, да...
Насчет продвинутости ничего не скажу, но вопрос как многим людям это нужно. Мой коллега рядом сидящий, который упомянутое моделирование и делал, как-то обошелся без Advanced Features, только голыми возможностями LTSpice. С другой стороны это не отменяет того, что кому-то это может быть и нужно.

А что там уже моделировать-то в готовом DCDC? о_О Конфигурацию ПП под этот DCDC никакой Spice не рассчитает, а остальное у него "на борту".

У нас, честно говоря, многие заказчики, которые используют Xilinx и Altera, делают DC-DC на плате, свой на каждый номинал напряжения, собирают из дискретных компонентов, а не используют готовые.
Кто-то, конечно, и готовые интегрированные модули ставит, но таких меньше.

т.е. спайс-модели это ближе к микроконтроллелам и малым сигналам, силовым машинам и тп, а процы-плисы-память-скоростные АЦП-ЦАПы и прочее из этой кухни - это как бы своя категория, где уже важны свои фишки типа согласований и прочего, на что спайс-модели вроде бы и не акцентируют внимание.
как-то так.

и да, мой опыт так же показывает, что ЛТспайс очень уж близко к реалиям показывает результаты, что в общем удивляет иногда )

LTSpice неплох для приблизительной прикидки, но насколько я понимаю, не берет зашифрованные модели от других производителей.
Берет только стандартные открытые модели PSPICE, и то не факт, что со всеми нюансами и параметрическими зависимостями.

Не прав. Уровень полезности спайсов определяется качеством и точностью модели. Дефект или брак компонентов в моделях не учитывается. Кроме того, на моделях вендоры, как правило, отдыхают. Полезность симуляторов проявляется в более простых вещах, например, расчете пассивных фильтров. Но там существуют специализированные и более продвинутые инструменты.
Скорее к ОУ и дискретнымн компонентам, тем более, если речь идет о малых сигналах.

Я не говорю о дефектах или браке компонентов. Есть отклонения в пределах допуска.
Например, отклонение от номинала на 20% в плюс, и на 20% в минус.
Как поведет себя аналоговая схема, если сложится так, что все компоненты разойдутся от номиналов,
в пределах допуска, но в какой-то неблагоприятной комбинации?

Вот Advanced PSPICE может все эти комбинации протестировать и максимальные отклонения от требуемых кривых показать.
Более того - можно провести автоматическую оптимизацию схемы по номиналам, для получения нужных кривых (сигналов).
Вопрос - в каких приложениях это нужно нашим разработчикам?

[bloody-wolf]

У нас, честно говоря, многие заказчики, которые используют Xilinx и Altera, делают DC-DC на плате, свой на каждый номинал напряжения, собирают из дискретных компонентов, а не используют готовые.
Кто-то, конечно, и готовые интегрированные модули ставит, но таких меньше.

Вопрос - в каких приложениях это нужно нашим разработчикам?

Ну вот смотрите, например питание проца типа типа давинчи или и.мх6 это как правило парочка питаний ядра с токами по амперу, плюс питание памяти, обять же токи до 2А на пару чипов, плюс всевозможный обвес типа физики гигабитной и тп - получается 4-6 номиналов напряжений - можно поставить либо интегральное решение типа все в одном, либо на отдельные источники на каждое питание - все это хорохо, но скорее всего разработчик просто возмет посмотрит на эвалку или ДШ на конкретный чип и возьмет с него всё, вплоть до парт-номеров ключей индуктивностей и тп, т.е. максимально повторит схему. и таки она будет работать.

это я к тому, что моделирование дц-дц конверторов примернительно к платам с процами и быстрой цифрой - это менее востребовано. вот позирить например помехи от таких источников, ЭМП - это было бы интересно, дабы знать, где чего стоит ставить, а где нет - но это уже совсем другой софт.

pspice в большей степени интересем ближе к аналоговой схемотехнике, там, где действительно вариации параметров компонентов могут существенно влиять на работу схемы, и моделирование таких схем - это то, с чего впринципе следует начинать разработку. но аналоговая схемотехника очень уж далека от быстрой цифры. т.е. я хочу сказать что устраивая семинар по ДДР памяти - вы увидите наверняка много сильных схемотехников-разводчиков цифры, а устраивая семинар по пспайсу придут наверняка уже совсем другие люди.

имхо зарабатывая деньги на быстрой цифре глупо лезть в аналоговую схемотехнику и наоборот, больно уж разная магия и там и там.

Сообщение отредактировал bloody-wolf - Oct 21 2015, 08:36

[PCBtech]

....
pspice в большей степени интересем ближе к аналоговой схемотехнике, там, где действительно вариации параметров компонентов могут существенно влиять на работу схемы, и моделирование таких схем - это то, с чего впринципе следует начинать разработку. но аналоговая схемотехника очень уж далека от быстрой цифры. т.е. я хочу сказать что устраивая семинар по ДДР памяти - вы увидите наверняка много сильных схемотехников-разводчиков цифры, а устраивая семинар по пспайсу придут наверняка уже совсем другие люди.

имхо зарабатывая деньги на быстрой цифре глупо лезть в аналоговую схемотехнику и наоборот, больно уж разная магия и там и там.

Ага, спасибо за мнение!
Мы потому и разносим DDR и моделирование PSPICE на два разных дня, и понимаем, что придут разные люди.
Если придут разные, но от одной фирмы - получат скидку за 2 дня, конечно.

Но я пока не вижу в обсуждении никого, кто реально аналоговой техникой занимается. Может, они в других ветках форума?
Или вообще у нас народ не очень умеет и не очень пользуется инструментами моделирования?

[PCBtech]

Итак, пока вырисовывается вот такая программа на первый день, и ниже программа на второй день.
Прошу всех заинтересованных прокомментировать, и желательно привлечь ваших схемотехников,
мы готовы выслушать пожелания, есть еще месяц впереди.

30 ноября, понедельник, С.-Петербург
3 ноября, четверг, Москва

Семинар для разработчиков скоростных печатных плат с DDR и схемотехников.
Проектирование и моделирование печатных плат с DDR-памятью

Докладчики:
Srdjan Djordjevic, Cadence Design Systems
John Phillips, Cadence Design Sytems
Александр Акулин, PCB technology

1 Методология проектирования плат с ПЛИС и DDR2 / DDR3 / DDR4
1.1 Рекомендации по параметрам и конструкциям печатных плат с BGA-корпусами ПЛИС и DDR. Параметры HDI-плат. Размеры площадок и отверстий.
1.2 Нюансы трассировки DDR. Как повысить реализуемость и скорость трассировки проектов?
1.3 Фанаут. Микроотверстия. Свободные выводы BGA. Фильтрующие конденсаторы.
1.4 Обзор интерфейсов DDR2 / DDR3 / DDR4. Группы сигналов. Варианты топологий.
1.5 Техники размещения, фанаута и предварительной трассировки.
1.6 Электрические ограничения DDR. Правила трассировки DDR, задание ограничений.
1.7 Правила DDR в САПР P-CAD, Altium, Cadence.
1.8 Что такое матч-группа. Зачем нужно выравнивать длины цепей. Топология Fly-By.
1.9 Импеданс и структура слоев платы. Примеры типовых структур.
1.10 Настройки проекта и генерация комплексных цепей в САПР.
1.11 Автоматическая генерация электрических правил в проекте САПР. Наборы правил.
1.12 Контроль задержек по оси Z. Контроль задержек внутри микросхем.

2 Моделирование плат с ПЛИС и интерфейсами DDR2/3/4.
2.1 Взаимосвязь целостности сигналов и питаний на высокоскоростных печатных платах.
2.2 Анализ системы питаний в частотной области. Корректировка полигонов для устранения резонансов.
2.3 Подбор матрицы фильтрующих конденсаторов под ПЛИС и DDR.
2.4 Верификация топологии интерфейса DDR с помощью симуляции. Глазковая диаграмма. Проблемы одновременного переключения в шине.
2.5 Вопросы ЭМС, симуляция и спектр ЭМИ на печатном узле

3 Планирование и оптимизация раскладки выводов ПЛИС для ускорения трассировки DDR и других шин.
3.1 Нюансы выбора ПЛИС для реализации проекта. Назначение выводов ПЛИС.
3.2 Создание схемы и трассировка. Взаимодействие схемотекника и конструктора.
3.3 Планирование трассировки ПЛИС. Визуализация проекта. Генерация схемы.
3.4 Оптимизация раскладки связей в редакторе печатных плат.
3.5 Методология построения сквозного интегрированного маршрута проектирования ПЛИС и печатной платы с ПЛИС и DDR-памятью.
3.6 Конкурентная оптимизация нескольких ПЛИС, взаимное расположение.
3.7 Визуализация и создание временных диаграмм ПЛИС, контроль фронтов для Xilinx и Altera на соответствие стандартизованным интерфейсам и протоколам.

1 декабря, вторник, С.-Петербург
2 декабря, среда, Москва

Семинар для схемотехников и разработчиков широкого профиля.
Проектирование и моделирование цифровых плат со скоростными линками.
Проектирование и моделирование аналоговых и аналого-цифровых схем.

1 Методология симуляции аналоговых и смешанных аналого-цифровых схем на основе PSPICE
1.1 Базовая симуляция аналоговых и аналого-цифровых схем. Примеры.
1.2 В каких случаях достаточно простого LTSpice, а когда нужна продвинутая симуляция?
1.3 Скрипты (язык TCL) и примеры автоматизации в симуляции
1.4 Определение перегруженных компонентов, поиск области надежной работы схемы
1.5 Оптимизатор параметров схемы и номиналов компонентов
1.6 Продвинутые модели (интерфейс C)
1.7 Моделирование на системном уровне (язык SystemC)
1.8 Вопросы качества и доступности моделей компонентов. Зашифрованные модели.

2 Моделирование при разработке источников питания на печатной плате
2.1 Достаточно ли скопировать референс-дизайн для разработки собственного устройства, или нужно его проверить и оптимизировать? Что нужно проверять?
2.2 Анализ стабильности
2.3 Переходная характеристика

3 Моделирование целостности питаний и сигналов на печатных платах со скоростными интерфейсами, с IBIS-моделями и без них.
3.1 Взаимосвязь между качеством системы питания, качеством трассировки и качеством скоростного интерфейса. Факторы, определяющие максимальную скорость передачи и количество ошибок в канале.
3.2 Методология анализа системы питания в многослойных платах.
3.3 Контроль падения напряжений, плотность тока, уровень шума и надежность схемы.
3.4 Методология подбора матрицы фильтрующих конденсаторов по питанию.
3.5 Скоростные цифровые сигналы, дифференциальные пары и возвратные токи.
3.6 Извлечение достоверных частотных параметров из топологии печатной платы в 3D.
3.7 Обеспечение высокой пропускной способности скоростных интерфейсов за счет моделирования целостности сигналов. Глазковая диаграмма. Диаграмма ошибок.
3.8 Анализ скоростного канала в частотной области и во временной области.
3.9 Дополнительные факторы, снижающие скорость в канале. Скин-эффект и шероховатость поверхности проводника. Регулярная волокнистая структура стеклотекстолита. Трапециевидность сечения трасс. Качество полигонов. Переходные отверстия в цепи возвратных токов.

4 Моделирование температурных режимов на печатной плате с мощными компонентами, ПЛИС, процессорами, с учетом радиаторов и обдува.
4.1 Вопросы определения физических свойств материалов электронного модуля и их зависимость от температуры.
4.2 Получение 3D-распределения температур на плате и компонентах
4.3 Интерпретация и использование результатов для оптимизации проекта