Parallel Redundancy Protocol (PRP) Zynq7000, PRP на Zynq7000 Опции

[Dmitriyspb]

Приветствую Вас уважаемые форумчане

Появилась потребность разобраться с резервированием Parallel Redundancy Protocol (PRP) и реализовать его либо в FPGA (Xilinx/Spartan6), либо в SoC(Xilinx/Zynq7000). Начальнику очень уж нравится SoC поэтому решил вопрос задать в этой теме форума. Хотя SoC не панацея можно и FPGA.

1) PRP на SoC.
В качестве железа - ZC702 с воткнутой в него (в FMC разъем) двухпортовый Ethernet модуль

2) RPR на FPGA
В качестве железа думаю сами сделаем платку с ПЛИС и контроллерами Ethernet. В общем как начальник пожелает

Сам алгоритм работы PRP в общем и целом понятен. Безусловно будет реализация, будут вопросы. Но сейчас я хотел бы поинтересоваться у сообщества, кто и как решал подобную задачу? Или может быть решил бы? В общем поделитесь пожалуйста мыслями в тему...если таковые имеются конечно=)))

Сразу отмечу, что реализовать PRP в SoC подразумевается реализация в части PL, а PS использовать как тестовый процессор для загрузки и вычитывания данных. Т.е. оба варианта подразумевают описание алгоритмов PRP на HDL. Кстати у Xilinx вроде как есть IP ядра PRP и для Spartan и для Zynq, но естественно не за просто так=))) Наивно предположу, что может кто-то уже описывал эти алгоритмы (PRP) на HDL.....

В общем буду благодарем за любую информацию=))

[Dmitriyspb]

т.е. так никто не делал и мыслей никаких нет?!

[goodsoul]

т.е. так никто не делал и мыслей никаких нет?!

Не совсем понял, Вы хотите получить свой велосипед с исходниками либо взять готовое решение?

Если второе, но цена на IP для Xilinx кусается, то можно посмотреть на решение от Flexibilis + Altera.
Там интересная система лицензирования - Вам не нужно покупать IP за кругленькую сумму, а достаточно лишь поставить на плату небольшой аппаратный ключ (по факту - прошитая CPLD от альтеры), который разлочит IP ядро. Т.е. сколько девайсов нужно выпустить - столько ключей и купили. За IP ядро платить не надо.

Можете бесплатно скачать IP ядро и reference проекты и сделать evaluation. Без аппаратного ключа оно будет работать 2 часа (т.н. time bomb). Потом - ребут.
С ключом работает без ограничений.
Целевое железо : Cyclone V SoC, Cyclone V, Cyclone IV.

Но тут уж сами смотрите, допустимо ли такое решение в рамках Вашей компании - во-первых это альтера, что не всем подойдет по идейным соображениям, во вторых исходники закрыты.
А вообще тема рабочая.

http://www.flexibilis.com/products/frs/

[Dmitriyspb]

Не совсем понял, Вы хотите получить свой велосипед с исходниками либо взять готовое решение?

Если второе, но цена на IP для Xilinx кусается, то можно посмотреть на решение от Flexibilis + Altera.
Там интересная система лицензирования - Вам не нужно покупать IP за кругленькую сумму, а достаточно лишь поставить на плату небольшой аппаратный ключ (по факту - прошитая CPLD от альтеры), который разлочит IP ядро. Т.е. сколько девайсов нужно выпустить - столько ключей и купили. За IP ядро платить не надо.

Можете бесплатно скачать IP ядро и reference проекты и сделать evaluation. Без аппаратного ключа оно будет работать 2 часа (т.н. time bomb). Потом - ребут.
С ключом работает без ограничений.
Целевое железо : Cyclone V SoC, Cyclone V, Cyclone IV.

Но тут уж сами смотрите, допустимо ли такое решение в рамках Вашей компании - во-первых это альтера, что не всем подойдет по идейным соображениям, во вторых исходники закрыты.
А вообще тема рабочая.

http://www.flexibilis.com/products/frs/

Уточняю.

Дали мне в руки отладочную плату ZC702 (другой платы на предприятии нет ) и сказали, что в области PL необходимо ИЗОБРЕСТИ ВЕЛОСИПЕД

Да, я знаю, что есть корки в том числе и у Xilinx IP Core , НО купить их почему-то не хотят=)))) как обычно...

Так что делаем сами PRP на Verilog в PL вот так получается.

Хотел узнать...наверняка кто-то делал этот PRP на ПЛИС (PL)..... может в каком-то виде алгоритмы сохранились....В общем любую полезную инфу ищу

[alxkon]

Уточняю.

Дали мне в руки отладочную плату ZC702 (другой платы на предприятии нет ) и сказали, что в области PL необходимо ИЗОБРЕСТИ ВЕЛОСИПЕД

Да, я знаю, что есть корки в том числе и у Xilinx IP Core , НО купить их почему-то не хотят=)))) как обычно...

Так что делаем сами PRP на Verilog в PL вот так получается.

Хотел узнать...наверняка кто-то делал этот PRP на ПЛИС (PL)..... может в каком-то виде алгоритмы сохранились....В общем любую полезную инфу ищу

Тут еще есть лавка http://soc-e.com/products/hsr-prp-switch-i...itch-for-fpgas/

Как то приходилось ознакомится, что есть что, но глубоко не копал, потому что никакого проекта не вышло.
Мое мнение что вам нужно уяснить что конкретно вы хотите сделать, что бы это было финансово выгодно. Судя по тому что можно нарыть в сети по всем вышеуказаным ссылкам и гуглю, я вижу обобщение:
Ядра как правило поддерживают и HSR и PRP и + имеют фунцию обычного switch-а.
Может быть вам есть смысл 1. Уточнить тех задание. 2. Изучить какие параметры предоставляют другие и сделать не хуже или компромисное решение. Иначе есть риск, что после получения PRP у вас попросят все остальное, и архитектурное решение нужно будет сильно допиливать.
Ну и матчасть: тут спрашивали , но ответов нет http://electronix.ru/forum/index.php?showt...=113288&hl=
Наверняка нужно смотреть что-то по теме network processors. Если найдете что-то стоящее поделитесь инфой