Altera, Cyclone III. Как работать с дифференциальными сигналами, Поделитесь, пожалуйста, простым проектом на Verilog, Опции

[kovigor]

получающим дифференциальный сигнал и отдающим дифференциальный сигнал внешнему устройству. Цель - научиться работать с дифференциальными сигналами. Что-то я не могу найти пример такого проекта.
Спасибо ...

[des00]

получающим дифференциальный сигнал и отдающим дифференциальный сигнал внешнему устройству. Цель - научиться работать с дифференциальными сигналами. Что-то я не могу найти пример такого проекта.
Спасибо ...

как с обычным сигналом. просто назначаете его на положительную пару и указываете режим работы. отрицательная встанет сама

[kovigor]

как с обычным сигналом. просто назначаете его на положительную пару и указываете режим работы. отрицательная встанет сама

Назначить сигнал на положительный пин ? И как указать режим работы ?

Вот, нашел, что для входного сигнала есть такой примитив, как ALT_INBUF_DIFF:

http://quartushelp.altera.com/15.0/mergedP..._inbuf_diff.htm

The ALT_INBUF_DIFF primitive allows you to name and connect positive and negative pins when a differential I/O standard is applied to an input pin. This primitive allows you to do the following:

Make a location assignment
Make an I/O standard assignment
Enable bus-hold circuitry
Enable a weak pull-up resistor
Make an on-chip termination (OCT) assignment to an input pin from a lower-level entity

This primitive is available for Cyclone III and Stratix III devices only.

А вот примитив для выходного дифференциального сигнала: ALT_OUTBUF_DIFF:

http://quartushelp.altera.com/14.1/mergedP...outbuf_diff.htm

Или я что-то не то делаю, и можно сделать проще ?
И еще вопрос. Годится ли примитив ALT_INBUF_DIFF для подачи на FPGA тактового сигнала ? Просто возникла необходимость разобраться, а я с Альтеровскими FPGA никогда не работал ...