Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Altera, Cyclone III. Как работать с дифференциальными сигналами
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
kovigor
получающим дифференциальный сигнал и отдающим дифференциальный сигнал внешнему устройству. Цель - научиться работать с дифференциальными сигналами. Что-то я не могу найти пример такого проекта.
Спасибо ...
des00
Цитата(kovigor @ Nov 18 2015, 21:54) *
получающим дифференциальный сигнал и отдающим дифференциальный сигнал внешнему устройству. Цель - научиться работать с дифференциальными сигналами. Что-то я не могу найти пример такого проекта.
Спасибо ...

как с обычным сигналом. просто назначаете его на положительную пару и указываете режим работы. отрицательная встанет сама
kovigor
Цитата(des00 @ Nov 18 2015, 19:36) *
как с обычным сигналом. просто назначаете его на положительную пару и указываете режим работы. отрицательная встанет сама

Назначить сигнал на положительный пин ? И как указать режим работы ?

Вот, нашел, что для входного сигнала есть такой примитив, как ALT_INBUF_DIFF:

http://quartushelp.altera.com/15.0/mergedP..._inbuf_diff.htm

Цитата
The ALT_INBUF_DIFF primitive allows you to name and connect positive and negative pins when a differential I/O standard is applied to an input pin. This primitive allows you to do the following:

Make a location assignment
Make an I/O standard assignment
Enable bus-hold circuitry
Enable a weak pull-up resistor
Make an on-chip termination (OCT) assignment to an input pin from a lower-level entity

This primitive is available for Cyclone III and Stratix III devices only.


А вот примитив для выходного дифференциального сигнала: ALT_OUTBUF_DIFF:

http://quartushelp.altera.com/14.1/mergedP...outbuf_diff.htm

Или я что-то не то делаю, и можно сделать проще ?
И еще вопрос. Годится ли примитив ALT_INBUF_DIFF для подачи на FPGA тактового сигнала ? Просто возникла необходимость разобраться, а я с Альтеровскими FPGA никогда не работал ...
des00
Цитата(kovigor @ Nov 19 2015, 00:18) *
Назначить сигнал на положительный пин ? И как указать режим работы ?

PS. Ошибся не положительную пару, а положительный пин из пары (дифференциальной) sm.gif

ЗЗЫ. Либо в *.qsf файле прописать
Код
set_instance_assignment -name IO_STANDARD LVDS -to isi_clk
set_instance_assignment -name IO_STANDARD LVDS -to osi_clk

set_location_assignment PIN_AD20 -to isi_clk
set_location_assignment PIN_AC20 -to "isi_clk(n)"

set_location_assignment PIN_AE23 -to osi_clk
set_location_assignment PIN_AD23 -to "osi_clk(n)"

set_instance_assignment -name INPUT_TERMINATION DIFFERENTIAL -to isi_clk
set_instance_assignment -name PROGRAMMABLE_VOD 1 -to osi_clk
kovigor
Цитата(des00 @ Nov 18 2015, 19:50) *
PS. Ошибся не положительную пару, а положительный пин из пары (дифференциальной) sm.gif

...

Понял, спасибо. А Constraint на частоту (период) тактового сигнала в каком файле прописать ? Допустим, я хочу указать, что период тактового сигнала равен 10 нС. Как это сделать ?

P.S. Нашел. Вот здесь описано, как в .sdc - файле прописать простейший Constraint:

http://caxapa.ru/thumbs/442268/TimeQuest_for_dummies.pdf
Stewart Little
bb-offtopic.gif
Цитата(kovigor @ Nov 18 2015, 20:23) *
P.S. Нашел. Вот здесь описано, как в .sdc - файле прописать простейший Constraint:

Уважаемый коллега des00 как раз и является автором этой статьи (смотрите ссылку "Мои статьи" в его подписи).

to des00: Денис, это слава! sm.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.