cyclone 2 работает с ошибками на частоте 60 МГц Опции

[Кузнец]

Всем привет! В проекте столкнулся с ошибками, которые возникают из-за высокой частоты тактирования, не все элементы логики успевают срабатывать, какие методы решения таких проблем?

[likeasm]

Можно поставить Cyclone III.
А по теме... Вы что делаете? Вопрос типа: "Я сделал так, как сделать лучше?" - смотрелся бы уместнее.

[Кузнец]

Спасибо!

Можно поставить Cyclone III.
А по теме... Вы что делаете? Вопрос типа: "Я сделал так, как сделать лучше?" - смотрелся бы уместнее.

Задача следующая, есть поток данных, разрядностью 16 бит, частота 40МГц, пустить этот поток в синхронный фифо 245 интерфейс на частоте 60 МГц, все это делается на MorhIC-II.
Вот здесь примерная структура проекта.



Сделано следующее есть два интерфейса, для каждого интерфейса есть управляющий конечный автомат. Конечные автоматы управляют обращениями к общей памяти на 64(32)байта - это общая картина. Интересные моменты начинаются, когда реализуешь интерфейс на фифо, появляются ошибки о которых мы говорим. Пока придумал между общей памятью и фифо интерфейсом использовать сдвиговый регистр на 8 байт, который должен был решить проблему, но пока не получилось.

А есть пример конвейера организованного на плис?
А где можно разрешить дублирование регистров?

[iosifk]

Спасибо!

Задача следующая, есть поток данных, разрядностью 16 бит, частота 40МГц, пустить этот поток в синхронный фифо 245 интерфейс на частоте 60 МГц, все это делается на MorhIC-II.
Вот здесь примерная структура проекта.



Сделано следующее есть два интерфейса, для каждого интерфейса есть управляющий конечный автомат. Конечные автоматы управляют обращениями к общей памяти на 64(32)байта - это общая картина. Интересные моменты начинаются, когда реализуешь интерфейс на фифо, появляются ошибки о которых мы говорим. Пока придумал между общей памятью и фифо интерфейсом использовать сдвиговый регистр на 8 байт, который должен был решить проблему, но пока не получилось.

А есть пример конвейера организованного на плис?
А где можно разрешить дублирование регистров?

Навскидку... Память можно сделать с одной стороны 8 бит, а с другой - 1 бит. при этом "сдвиговый регистр " окажется не нужен... И я думаю, что таких мест может быть много. А потому что блок-схема - на мятой бумажке...
Можем поговорить по скайпу и наверняка что-то еще вылезет...