Передача большого потока, Передача большого потока из платы в плату Опции

[Anton1990]

Всем добрый день.
Есть две платы (точнее будут - сейчас стадия разработки) на каждой из них ПЛИС Virtex 6. Необходимо из одной платы передать данные в другую. Расстояние пол метра. Поток представляет из себя параллельный код 16 бит на тактовой частоте 200 МГц. Я так понимаю нужно применять GTH или что-то в этом роде? Или использовать просто хороший коаксиальный шлейф? Шлейф вроде легко, но это на первый взгляд. Да и дорог он очень. В общем порекомендуйте что хорошее. Заранее спасибо за ответы.

[Алексей_1990]

Доброго времени суток! Прошу прощения, если не по адресу, но покапавшись в форуме не нашёл ничего приближенного. Подскажите, пожалуйста с помощью каких ip ядер я могу принять высокоскоростной последовательный асинхронный код? Да, и не могли бы расписать поподробнее.
Железо cyclone v.

[Maverick]

Доброго времени суток! Прошу прощения, если не по адресу, но покапавшись в форуме не нашёл ничего приближенного. Подскажите, пожалуйста с помощью каких ip ядер я могу принять высокоскоростной последовательный асинхронный код? Да, и не могли бы расписать поподробнее.
Железо cyclone v.

мало данных - подробнее

[Алексей_1990]

мало данных - подробнее

Стоит задача принять асинхронный сигнал с выхода сериалайзера и дессериплизировать его. Выход с сериалайзера представляет собой последовательный код со стартовым и стоповым битами. Скорость выдачи потока 960 Mbps. На выходе должен получится параллельный 18-разрядный код.

Стоит задача принять асинхронный сигнал с выхода сериалайзера и дессериплизировать его. Выход с сериалайзера представляет собой последовательный код со стартовым и стоповым битами. Скорость выдачи потока 960 Mbps. На выходе должен получится параллельный 18-разрядный код.

Вообще если ещё более подробнее, то у нас есть ацп с 16-разрядным выходом и частотой 48 МГц. Все это дело загоняется на внешний сериалайзер, который работает с 18-разрядным кодом. Добавляем 2 бита + стартовый и стоповый. С результате получаем на выходе сериалайзера последовательные пачки по 20 бит. Так вот стоит задача получить 16 разрядный параллельный код, как с ацп

[doom13]

Попробуйте глянуть в сторону ядра ALT_LVDS в режиме RX (смущает только то, что у Вас 18-бит, а так именно оно используется для приёма данных с АЦП по описанному протоколу).

[Алексей_1990]

Попробуйте глянуть в сторону ядра ALT_LVDS в режиме RX (смущает только то, что у Вас 18-бит, а так именно оно используется для приёма данных с АЦП по описанному протоколу).

А разве altlvds_rx позволяет работать на таких скоростях (960 Mbps)? На сколько я понял у него ограничение скорости битрейта порядка 800 Mbps. К тому же для приёма сигнала я использую разъёмы sma на отладочной плате, которые железно соединены с высокоскоростными приемопередатчиками. Вот поэтому и хотел уточнить про ядра использующие именно их. Порывшись в интернете вроде понял, что мне может пригодиться custom PHY transciever. Не знакомы с ним?
Go to the top of the pageReport Post

[Maverick]

А разве altlvds_rx позволяет работать на таких скоростях (960 Mbps)? На сколько я понял у него ограничение скорости битрейта порядка 800 Mbps. К тому же для приёма сигнала я использую разъёмы sma на отладочной плате, которые железно соединены с высокоскоростными приемопередатчиками. Вот поэтому и хотел уточнить про ядра использующие именно их. Порывшись в интернете вроде понял, что мне может пригодиться custom PHY transciever. Не знакомы с ним?
Go to the top of the pageReport Post

А разве altlvds_rx позволяет работать на таких скоростях (960 Mbps)? На сколько я понял у него ограничение скорости битрейта порядка 800 Mbps. К тому же для приёма сигнала я использую разъёмы sma на отладочной плате, которые железно соединены с высокоскоростными приемопередатчиками. Вот поэтому и хотел уточнить про ядра использующие именно их. Порывшись в интернете вроде понял, что мне может пригодиться custom PHY transciever. Не знакомы с ним?

кросспосты на данном форуме не приветствуются...


Посмотрите SerialLite

The SerialLite III Streaming IP core is a high-speed serial communication protocol for chip-to-chip,
board-to-board, and backplane application data transfers. This protocol offers high-bandwidth, low
overhead frames, low I/O count, and supports scalability in both number of lanes and lane speed.

[Алексей_1990]

Посмотрите SerialLite
[/quote]
А custom PHY не подходит для этих целей? Просто сложности возникли с word alignment pattern при конфигурации custom PHY. Что означает выравнивание слова? Правильно ли я понял, что это как раз для определения начала и конца пакетов данных?

[doom13]

Посмотрите SerialLite

А custom PHY не подходит для этих целей? Просто сложности возникли с word alignment pattern при конфигурации custom PHY. Что означает выравнивание слова? Правильно ли я понял, что это как раз для определения начала и конца пакетов данных?

Это означает, что если будет использоваться только приёмник (ядра Custom PHY или другого), то придётся вручную синхронизировать его с передатчиком данных. На передатчике выставляется тестовая последовательность и проверяется правильность приёма, при неправильном приёме делается сдвиг принимаемого слова на бит, и так пока не получим правильное слово. Потом переходим в рабочий режим с уже правильным word alignment.

[Алексей_1990]

Это означает, что если будет использоваться только приёмник (ядра Custom PHY или другого), то придётся вручную синхронизировать его с передатчиком данных. На передатчике выставляется тестовая последовательность и проверяется правильность приёма, при неправильном приёме делается сдвиг принимаемого слова на бит, и так пока не получим правильное слово. Потом переходим в рабочий режим с уже правильным word alignment.

То есть передающее устройство помимо стартовых и стоповых битов передаёт сначала какую-то постоянную последовательность? Есть смысл залезть в datasheet сериалайзера за этой последовательностью?

[doom13]

То есть передающее устройство помимо стартовых и стоповых битов передаёт сначала какую-то постоянную последовательность? Есть смысл залезть в datasheet сериалайзера за этой последовательностью?

Не знаю, как работает данный сериалайзер, наверное стоит. Для всех ядер на базе трансиверов есть "ручной" режим выравнивания слова на основе тестовой последовательности если используется half duplex (про старт/стоп биты не встречал, тут наверное свой word aligner придётся сделать). Для АЦП с последовательным LVDS интерфейсом (например ADS6445) используется метод выравнивания на основе тестовой последовательности (для этого есть режим, когда АЦП гонит на линии тестовые данные по которым синхронизируется приёмник).

Расскажите, что за сериалайзер используется?

[Алексей_1990]

Не знаю, как работает данный сериалайзер, наверное стоит. Для всех ядер на базе трансиверов есть "ручной" режим выравнивания слова на основе тестовой последовательности если используется half duplex (про старт/стоп биты не встречал, тут наверное свой word aligner придётся сделать). Для АЦП с последовательным LVDS интерфейсом (например ADS6445) используется метод выравнивания на основе тестовой последовательности (для этого есть режим, когда АЦП гонит на линии тестовые данные по которым синхронизируется приёмник).

Расскажите, что за сериалайзер используется?

Сериалайзер DS92LV18. И да, спасибо Вам, что отзываетесь.

Тогда вообще хз, как его синхронизировать с приёмником.

В datasheet я обнаружил такое понятие, как sync pattern. То есть последовательность для синхронизации, как я понял. Так вот она представляет собой "a fixed pattern with 9-bits of data high followed by 9-bits of data low".

Да и ещё на сериалайзер приходит sync, который к тому же приходит на десериалайзер. Судя по всему, когда sync = 0 с выходов идёт фиксированная последовательность 9 нулей 9 единиц. А когда sync = 1, на выход идут данные.

[doom13]

Да и ещё на сериалайзер приходит sync, который к тому же приходит на десериалайзер. Судя по всему, когда sync = 0 с выходов идёт фиксированная последовательность 9 нулей 9 единиц. А когда sync = 1, на выход идут данные.

Тогда немного понятнее (бегло просмотрел доку и не заметил, какая последовательность используется для синхронизации). Для выравнивания слова используете последовательность FFC00, когда поймаете переходите в рабочий режим. Какое ядро на базе трансивера подойдёт лучше - смотрите доку (немного смущает разрядность слова 20 бит, но, думаю, можно будет подобрать параметры ядра).

Да и ещё на сериалайзер приходит sync, который к тому же приходит на десериалайзер. Судя по всему, когда sync = 0 с выходов идёт фиксированная последовательность 9 нулей 9 единиц. А когда sync = 1, на выход идут данные.

Наоборот, 1 - sync pattern.