Умножение в ПЛИС., Как это там внутри происходит? Опции

[Serhiy_UA]

В студенческие годы изучал матричные умножители на основе дерева сумматоров. Даже проектировал на логике 133 серии работающие платы матричных умножителей; тогда еще не было возможности применять ни ПЛИС, ни БИС, не MCU. Скорости были 1 МГц для 12*12 в доп.кодах, очень скромные по сегодняшним меркам. Но эта же матрица позволяла и делить...

Интересно было бы узнать, как сейчас это делают в ПЛИС, там 18*18 умножают со скоростью 100 МГц и более, за счет каких схем и структур, какие алгоритмы и ухищрения используются?
Просто любопытно, может, кто знает...

[x736C]

Serhiy_UA, порекомендую следующие материалы.

DSP with FPGA
Ссылка тут выкладывалась неоднократно.
К ней идет CD-ROM с примерами.

А также Altera Advanced Synthesis Cookbook.
Алгоритмы умножения расписаны достаточно подробно.

По поводу DSP-блоков.
МСМ, не думаю, что они содержат какие-то алгоритмические трюки.
На eetimes была неплохая статья:
В ней приводится следующая цитата из научной статьи.
"In this paper, we have presented empirical measurements quantifying the gap between FPGAs and ASICs for core logic. We found that for circuits implemented purely using the LUT based logic elements, an FPGA is approximately 35 times larger and between 3.4 to 4.6 times slower on average than a standard-cell implementation".

Думаю, в этом все и дело.

Сообщение отредактировал x736C - Dec 29 2015, 21:25

[Serhiy_UA]

Serhiy_UA, порекомендую следующие материалы.

Все скачал, большое спасибо!
Книга DSP with FPGA очень, очень нужная!

Всех с 2016 годом!
Счастья, успехов, благополучия!