Странное поведение Questa Опции

[MegaVolt]

Странно выдёт себя симулятор. Смотрим первый курсор. Циклограмма берётся из схемы и подаётся на вход регистра.

Clk - клок
Bus2IP_Data данные на входе регистра
CPU_GPIO_Write это CE регистра.
ADC_GPIO выход регистра.

Т.е. мы подали на вход FFFFFFFF подали запись и ничего не записалось (

Смотрим второй курсор.
Та же циклограмма только сформирована с помощью Force.

Всё работает и записывается.

Чём подобное поведение может быть объяснено?

[Kolya]

Странно выдёт себя симулятор. Смотрим первый курсор. Циклограмма берётся из схемы и подаётся на вход регистра.

Clk - клок
Bus2IP_Data данные на входе регистра
CPU_GPIO_Write это CE регистра.
ADC_GPIO выход регистра.

Т.е. мы подали на вход FFFFFFFF подали запись и ничего не записалось (

Смотрим второй курсор.
Та же циклограмма только сформирована с помощью Force.

Всё работает и записывается.

Чём подобное поведение может быть объяснено?

Даже на циклограмме под курсором первым видно, что сигнал FFFFFFFF снимается до того как наступит передний фронт. и по-видимомупоявляется позже.соответственно вы можете записфвать нули. Самая простая проверка - инициализировать регистр во что-то (!), и посмотреть заново.

З.Ы. Под "во что-то" я подразумевал не 00 и не FF

[MegaVolt]

Даже на циклограмме под курсором первым видно, что сигнал FFFFFFFF снимается до того как наступит передний фронт. и по-видимомупоявляется позже.соответственно вы можете записфвать нули.

Это функциональная симуляция. Все изменения проиходят по клоку. Никаких задержек я там не могу заметить при любом увеличении. Схема полностью синхронная. Как нечто может измениться до клока не очень понимаю.

Самая простая проверка - инициализировать регистр во что-то (!), и посмотреть заново.

Не очень понял что это даст? Чем одна константа отличается от какой либо другой?