Выбор САПР для новичка, Первый раз берусь за плату на 400 МГц Опции

[Houston]

Привет, инженеры!

Проектировал до сегодняшнего дня простые двухслойные платы на МК ARM до 72 МГц в PCAD. Разводку сигнальных и силовых цепей, а также меры по избежанию паразитных явлений делал на основе общих рекомендаций, но без расчета.
Сейчас возникла необходимость сделать новой устройство на МК Atmel AT91SAM9G45 400 МГц с цифровыми интерфейсами RS485, Ethernet.
Чувствуется, здесь придется работать с оптимизацией трассировки с точки зрения задержек и паразитных явлений. PCAD тут уже не в помощь...

Посоветуйте пожалуйста САПРы, которые позволяют автоматически на лету рассчитать перекрестные помехи, осуществить контроль звона, осуществляют добавление элементов для согласования нагрузки и т.п.?

На что следует обратить особое внимание новичку?

В прил. файл от КБСхематика "Пример выравнивания скоростных дифф.пар с выхода скоростного двухканального АЦП (по длине и фазе)." В какой программе это возможно сделать?

P.S. По диагонали прочитал Джонсон Г.Грэхэм М.Конструирование высокоскоростных цифровых устройств. Начальный курс черной магии.

Сообщение отредактировал Houston - Jan 23 2016, 15:46

Эскизы прикрепленных изображений

 

[Uree]

Какой там byte-lane... проводники одной диффпары лежат на разных слоях, а не только разные биты одного байта. И естественно никаких учетов доп. длин тоже - выравнивание только пин-пин для данных и общей длины цепи для адресов-контроля. Вот так, кстати, выглядят адреса:



Рекомендации по ДДР3? Не, не слышал

Насчет беречь не знаю, я бы после такого дизайна уволил.
Вообще случай выглядит как выстрел в десятку, причем с завязанными глазами - случайно получится может, но вот повторить вряд ли получится. Хотя было бы любопытно выяснить предел прочности того же ДДР3, когда он все-таки откажется заводится... Жаль, что нельзя делать платы с регулируемыми длинами трасс, а на модели понять в какой именно момент она начнет сбоить, а когда совсем не заведется или заведется на меньших скоростях/больших таймингах не получится.

[MapPoo]

Вообще случай выглядит как выстрел в десятку,

В сотку. Из десяти.
Это же полный (цензура). Что там блин вообще происходит? Куда смотрел схемотехник, который схематику платы разрабатывал? Меня бы за такое раком поставили и, простите за такие слова, говном залили...
Не. Нужно выпытать из них на какой частоте, в итоге, у них все заработало! Не верю я в реальные 1333...
И ведь не факт, что программа моделирования типа гиперлинкса покажет, что тут что-то не так...
Тут скорее что-то вроде cst заводить надо, чтобы фазовую задержку смотреть... А то у нас как-то полутора гигах, на 8 сантиметрах, которые, как утверждал ментор, равны, получилась задержка в 20 градусов...
УПД...
Показал местному опытному человечку.
Первая мысль - какого у них все работает?
Вторая - на какой частоте работает и действительно ли работает?
Третья - А почему бы и нет, на внутренних слоях, если следить за минимизацией помех и выравнивать не просто длину, а задержку... Ну и 50 омные проводники, чтобы в сумме 100 ом было таки...
Но, все равно, руки бы за такое оторвать...
УПД2...
Предлагаю терморектальный криптоанализ, чтобы выпытать реальные частоты!

Сообщение отредактировал MapPoo - Jan 26 2016, 05:17