Приветствую!
Цитата(count_enable @ Feb 19 2016, 15:37)

Добавлено:
...
Но сможет ли внутренний интерконнект реализовать шину где может быть активно 50-100 драйверов
...
Ещё о использовании ИЛИ подумалось. Если у нас будет несколько сот модулей на линии, то такой гигантский OR будет весьма неэкономичен. А дерево из двухпортовых ИЛИ будет иметь отвратительные тайминги. Поэтому привлекает идея именно общей шины. Но похоже, в ПЛИС такое не сделать.
Да хоть 1000. В любом случае шина внутри FPGA превращается... в элегантные шор... в дерево AND и OR.
Для оптимизации синтезатор может (если захочет) реализовать это растение на базе LUT и carry. Ну и никто не мешает поставить пару регистров на входе мастера - синтезатор может (опят же при желании) "забить" их с помощью retiming внутрь дерева

.
Успехов! Rob.