реклама на сайте
подробности

 
 
> Internal Hi-Z Xilinx 6/7 семейства.
count_enable
сообщение Feb 19 2016, 12:46
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 310
Регистрация: 28-01-13
Из: Лондон
Пользователь №: 75 384



Задача немного напоминает контроллер прерываний или CAN. Есть Х модулей на общей однобитной шине. В любой момент любое число модулей может выставить высокий уровень (доминант) на шину. Мастер-модуль слушает шину и при доминанте начинает опрос модулей. В состоянии покоя линия находится в низком (рецессивном состоянии). Модули шину не слушают.
ЕМНИП, Hi-Z тристейты разрешены только на пинах, а не на внутренних соединениях. Возможно ли сделать такую шину? Подключить Х линий к мастеру или мультиплексер с последовательным опросом не предлагать, интересует именно шина, чтобы был минимум соединений типа "1 к Х".
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
count_enable
сообщение Feb 19 2016, 13:37
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 310
Регистрация: 28-01-13
Из: Лондон
Пользователь №: 75 384



Вы правы, синтезатор (Xilinx ISE) это синтезирует без замечаний. Но сможет ли внутренний интерконнект реализовать шину где может быть активно 50-100 драйверов "1" одновременно? Какой документ описывает использование внутреннего Hi-Z, можно ли высокоимпендансное состояние отличить от нуля на приёмнике? Мне достаточно просто детектировать "1", но хочу разобраться для себя. Почему тогда учат что Hi-Z внутри чипа крайне нежелательны? С INOUT понятно, но у меня всё однонаправленное.

Добавлено:
Ещё о использовании ИЛИ подумалось. Если у нас будет несколько сот модулей на линии, то такой гигантский OR будет весьма неэкономичен. А дерево из двухпортовых ИЛИ будет иметь отвратительные тайминги. Поэтому привлекает идея именно общей шины. Но похоже, в ПЛИС такое не сделать.
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Feb 19 2016, 14:26
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!

Цитата(count_enable @ Feb 19 2016, 15:37) *
Добавлено:
...
Но сможет ли внутренний интерконнект реализовать шину где может быть активно 50-100 драйверов
...
Ещё о использовании ИЛИ подумалось. Если у нас будет несколько сот модулей на линии, то такой гигантский OR будет весьма неэкономичен. А дерево из двухпортовых ИЛИ будет иметь отвратительные тайминги. Поэтому привлекает идея именно общей шины. Но похоже, в ПЛИС такое не сделать.

Да хоть 1000. В любом случае шина внутри FPGA превращается... в элегантные шор... в дерево AND и OR.
Для оптимизации синтезатор может (если захочет) реализовать это растение на базе LUT и carry. Ну и никто не мешает поставить пару регистров на входе мастера - синтезатор может (опят же при желании) "забить" их с помощью retiming внутрь дерева krapula.gif .

Успехов! Rob.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th August 2025 - 00:10
Рейтинг@Mail.ru


Страница сгенерированна за 0.01366 секунд с 7
ELECTRONIX ©2004-2016