Группа: Участник
Сообщений: 277
Регистрация: 1-02-16
Пользователь №: 90 294
Здравствуйте!
Я новичок в верилоге и в альтере и соответственно в квартусе
Сделал проект исключающего ИЛИ на верилог, скомпилировал, но в процессе назначения сигналов мои объявленные сигналы отсутствуют в выпадающем списке assing signals Подскажите пожалуйста кто знает, делал все по инструкции примера из нета
подскажите пожалуйста в Pin assignments пины микросхемы должны быть в выпадающем списке "to", "from", у меня списка нет, неужели писать выводы вручную?