Синтезатор 60-1000 МГц, с быстрой перестройкой по всему диапазону Опции

[sashko_g]

Можно ли теоретически построить синтезатор в диапазоне 60-1000 МГц со следующими характеристиками:
- шаг сетки частот: 1кГц;
- время перестройки на произвольную частоту: 10 мкс;
- спуры и гармоники хотя бы -60 дБн;
- энергопотребление менее 1 Вт;

Решение должно быть простым и энергоеффективным - сложные схемы с несколькими генераторами, переключаемыми фильтрами и т.д точно не подходят. Единственный вариант на данный момент - PLL+VCO типа HMC832. Если включить ручную калибровку и ширину петлевого фильтра 250 кГц можно добиться времени перестройки около 20-45 мкс при допустимой ошибке в 10 Гц (результат моделирования в ADIsimPLL).

Насколько я вижу из моделирования для Fractional-N PLL шаг сетки частот значения не имеет, можно получить шаг хоть в неколько Герц, поправьте если это не так.

Можно ли выжать еще быстродействие из этой микросхемы, возможно пожертвовав другими параметрами? Если нет, какие могут быть альтернативные варианты?

[sashko_g]

Коренным образом изменит. Вплоть до смены типа или режима работы ФАПЧ и снижения времени перестройки на порядок.

Интуитивно мне так тоже кажется. Но вот моделирование в ADIsimPLL говорит об обратном. Создаю два одинаковых проекта с одинаковыми настройками (ADF4351, Fpfd=10MHz, Fref=10MHz, Fmin=60MHz, Fmax=1000MHz, loop bandwith = 100kHz), кроме одной: знаменатель Fractional-N делителя MOD. В одном проекте MOD=1000 (channel spacing 2,5kHz), в другом MOD=10 (channel spacing 250kHz). Графики Time Domain для обоих проектов рисует идентичные. При смене полосы фильтра графики изменяются также одинаково. Повторил эксперимент с HMC832 - результат тот же.
Более того, если понизить Fpfd до 1МГц тоже ничего не меняется. Отсюда делаю вывод - на скорость перестройки частоты влияет только полоса петлевого фильтра.

Берете опору 100МГц
Подаете ее на DDS что-то типа AD9102 (100мВт) и получаете на ней частоту 10,7+-0,025МГц или 11,8+-0,025 МГц примерно (ту на которую кварцевый фильтр найти можно и где нет спуров в полосе 50кГц).
Дальше фильтруете это все фнч и кварцевым фильтром, попутно усилками на транзисторах согласовываете с высоким сопротивление кварцевого фильтра. (100-200мВт)
Дальше используете это в качестве опоры для STW81200 (500мВт) c внешним (чтобы убрать калибровку) ГУНом от Synergy DCO300600-5 (75мВт)
Полоса пропускания петли - 1-10МГц
На делителях PLLки получаете нужный Вам диапазон
А дальше ключики и фильтры чтобы убрать гармоники. Наверное еще и усилок в указанное потребление впишется.

Вроде и шаг перестройки и скорость и потребление требуемые получаются, если я нигде не ошибся...

Такой сложный метод создания опоры (TXCO -> DDS -> LPF -> AMP -> XTAL) для PLL нужен чтобы снизить фазовые шумы? Почему нельзя просто взять TXCO на 10МГц с синусом на выходе и хорошими фазовыми шумами?

Как я понял, что нужно уметь перестроиться за 10мкс в любом случае. А с двумя как Вы сделаете, если нужно сделать последовательно две или более перестройки?
Например так:

Частота1
10мкс
Частота2
10мкс
Частота3

Или ТЗ опять требует уточнения?

Время работы на каждой частоте около 1 мс. Чем меньше из этого времени будет потрачено на перестройку - тем лучше. 10 мкс - это допустимый максимум потерь рабочего времени, который можно потратить на перестройку.

[microwave_spb]

Такой сложный метод создания опоры (TXCO -> DDS -> LPF -> AMP -> XTAL) для PLL нужен чтобы снизить фазовые шумы? Почему нельзя просто взять TXCO на 10МГц с синусом на выходе и хорошими фазовыми шумами?

Это нужно чтобы получить требуемый шаг в 1кГц. При этом PLL будет работать в Integer режиме. Это позволит расширить полосу пропускания петли до 1-2 МГц, что в свою очередь сократит время перестройки.

Вроде как время перестройки по расчетам укладывается в 10мкс с запасом.



Сообщение отредактировал microwave_spb - Apr 13 2016, 12:22

[sashko_g]

Это нужно чтобы получить требуемый шаг в 1кГц. При этом PLL будет работать в Integer режиме. Это позволит расширить полосу пропускания петли до 1-2 МГц, что в свою очередь сократит время перестройки.

Вроде как время перестройки по расчетам укладывается в 10мкс с запасом.

Тяжело согласиться. Когда PLL работает в режиме Integer, Fout = Fpfd*N. Шаг перестройки равен чатоте сравнения в фазовом детекторе (Fpfd). Если Fpfd равна 1кГц, как вы предлагаете, то полоса пропускания петли не может быть больше 1кГц, потому что по определению ширина петли должна быть меньше частоты сравнения в фазовом детекторе. На выходе фазового детектора находится ШИМ-сигнал, петлевой фильр выделяет его постоянную составляющую. Если частота следования импульсов в ШИМ-сигнале низкая, то и ширина фильтра должна быть низкая, чтобы выделить только пост. составляющую, а не гармоники на чатотах кратных частоте ШИМ.
Если частота ШИМ (Fpfd) высокая (например 10 МГц) то ближайшая к постоянной составляющей гармоника находится на частоте 10МГц и ширину фильтра можно сделать 1-2 МГц как вы предлагаете, но тогда и шаг перестройки в режиме Integer-N будет 10Мгц. Чтобы сделать шаг перестройки меньше при высокой Fpfd и придумали Fractional-N режим. Да, в режиме Fractional-N лезут спуры на частотах кратных Fpfd, но с этим можно бороться.
На данный момент картина мира у меня такая, и то, что вы говорите, в нее не укладывается. Готов признать свою неправоту, если приведете аргументы.

[VCO]

На данный момент картина мира у меня такая, и то, что вы говорите, в нее не укладывается. Готов признать свою неправоту, если приведете аргументы.

Он вам описАл работу гибридного синтезатора DDS+PLL с перестраиваемой опорой, где перестройку с шагом 1 кГц обеспечивает DDS.
PLL там является как бы умножителем частоты. Это вполне рабочая схема, но там тоже есть свои слабые места. Шага 10 МГц маловато.

[sashko_g]

Он вам описАл работу гибридного синтезатора DDS+PLL с перестраиваемой опорой, где перестройку с шагом 1 кГц обеспечивает DDS.
PLL там является как бы умножителем частоты. Это вполне рабочая схема, но там тоже есть свои слабые места. Шага 10 МГц маловато.

Так вот для чего там нужен DDS! Тогда все красиво: если DDS дает разрешение не хуже 10 Гц (а реально там доли Герца), то на 1000МГц получаем шаг 1кГц. Если опора 10,7МГц, то фильтр можно спокойно делать на 1-2МГц, а если еще отключить автокалибровку VCO, то получим быструю перестройку. Схема конечно получается не простая, но если по потреблению и стоимости она выиграет у схемы с двумя PLL, работающими поочередно, то так и будем строить.