Цитата(alexadmin @ Jun 16 2006, 10:35)
Задумался я тут: даст ли схема ускоренного переноса, которой нас всех учили на уроках информатики (http://www.rbtl.ru/wsap/posobie/chapter2/8.htm) выйгрыш в скорости по сравнению с быстрым переносом, используемым в FPGA (конкретно - семейство Virtex4: Fast Lookahead Carry Logic).
Может кто-то проводил/встречал исследования на эту тему?
PS Интересует разрядность сумматора порядка 15-20, DSP не предлагать
Не знаю как Virtex, а на Altera я пробовал реализовать сумматор с предсказанием (как на схемотехнике нас учили) выигрыша никакого не дало, а в том, что в 2 раза больше аппаратных ресурсов заняло я убедился)))
Схема ускоренного переноса
Jun 16 2006, 06:35
