шум внесенный плис Опции

[sergey sva]

Можно как то определить уровень фазового шума который накладывается самой плис ? Например клок на xc6slx9 приходит c si531AC125M000DG проходит через 10 инверторов последовательно включенных и выходит на ножку плис, плис какие-то шумы вносит в сигнал? как примерно прикинуть?

[sergey sva]

В разделе электрические характеристики ? Бывают плис с низким уровнем шума? А если синхронная логика шум будет меньше, на сколько?

[bogaev_roman]

В разделе электрические характеристики?

Вроде бы да, у альтеры ключевые слова DC and switching characteristics. В случае синхронной логики, мне кажется, нужно ориентироваться именно на фазовый шум pll (ксати, посмотрел там настройки есть, в зависимости от которых он меняется в разы - jitter optimization) и шумы портов (тут тоже думаю от стандарта зависит). Если Вы планируете делать связку плис с АЦП/ЦАП, которые будут питаться от общей частоты, то эти фазовые шумы не важны - там важно обеспечить попадание фронта/среза частоты в центр окна данных.