Samtec)LVDS) ->read DDR3, а вот write DDR3 на стандартный DDR3 коннектор, и наоборот... Хочу готовую плату, или если нет, то хочу разработать Опции

[iiv]

Добрый день,

возможно у меня философский вопрос, не пинайте меня, пожалуйста, за это.

Уже в трех проектах мне надобно было брать поток с оцифровщиков и, минимальными изменениями заводить на PC. Сам PC обычно перекидывал содержимое этого потока на графические карты, а там дикая производительность решала все мои вопросы. При попытке хоть часть алгоритма оставить в FPGA время разработки проекта становилось ужасно ненормально большим. Задачи о которых я горовю - это задачи линейной и мультилинейной алгебры. В FPGA я с 2009, в вычислительной математике с 1990. То есть я четко понимаю, что мне надо:

я хочу поток с одного или нескольких оцифровщиков (а иногда с других компьютеров), положить в пишущий порт памяти, примерно на 1-8ГБ, иметь возможность воткнуть эту память в обычную материнку, чтобы она разпозналась как обычная память, и читать с процессора ее как есть, синхронизацию можно организовать внутри самой памяти, помещая на каждый блок на 4К какую-то синхронизационную информацию.

Аналогично, хочу сделать в обратную сторону, но это не сильно актуально.

Вопросы, скажите, пожалуйста:

1. есть ли уже готовый такой модуль?
2. думаю, что такого модуля нет, правильно ли я понимаю, что такое можно разработать, если всем этим будет управлять какая-нибудь не дорогая плиска, а на входе будет около 60 LVDS пар, работающих на примерно 200-800МГц частоте. Конечно хотелось бы иметь возможность и сердексы подсатвлять, но, наверное это не сразу.
3. сам много писал для плисок, но ни разу не разводил, да и с памятью работал больше гоняя чужие примеры или примеры с мануалов. Скажите, пожалуйста, сколько при сильной мотивации мне надо положить времени на такую разработку и сколько денег на платы и железки, если сам буду стараться по максимуму?

Спасибо

PS: просто реально приспичило, так как оцениваю, что мне таких плат в следующем году может потребоваться около 100, а то, что мы сейчас делаем через Terasic TR4 просто невозможно дальше модернизировать из-за того, что наши заумные алгоритмы плохо ложатся на FPGAшную логику, а количество умножителей в плисках все также стремится к нулю при одинаковой цене с графической картой. Все-таки хочется цену разумную иметь, у нас все-таки не военка с резиновым бюджетом.

ИИВ

[RobFPGA]

Приветствую!

Если так то я бы на вашем месте все же задумался о варианте 10G - стандартно и масштабируемо - да и реализация на стороне FPGA 10G Ethernet сейчас не так сложна при соответствующей FPGA конечно.
У меня по такой схеме несколько систем широкополосной записи работает 4GByte/s через 4 10G линка. Собранных еще на древних Virtex5.

Успехов! Rob.

[iiv]

Да нет же все это шашечки, а мне ехать надо. Сейчас USB3.0 пользуем, была пока не успешная попытка пользовать SoC и пользовали PCIe.

У нас по алгоритму должна быть большая буферизация данных, то есть процессор схватывает пачками на сотню мегабайт, а иногда из такой пачки ему надо только маленький блок. Если пользовать без буфферизации, то USB3.0 да и 10G по скорости будет не хватать, а всяко потом окажется, что часть данных была не нужна, а данные на процессор зашли и трафик забили. Вы же понимаете, что в современных процессорах флопов раз тысячу больше, чем операций по доставке данных до самого процессора, и хочется с этим элегантно разобраться.

До этого буферизовали на планке памяти, которая сидит при плиске, но это достаточно геморно, особенно когда протокол буферизации часто меняется.

Короче хочу именно того, что говорил.

Есть следующие вопросы, скажите, пожалуйста:

1. есть ли принципиальная возможность отганизовать DDR3 протокол со стороны памяти силами плиски, или это не реально по таймингам? И на какую плиску стоит тогда закладываться?
2. есть ли какая-то водможность воткнуться безболезненно в порты DDR3, чтобы самому перенаправлять потоки память-плиска?
3. есть ли еще какой-то способ воткнуться вместо памяти АЦПшником?

[RobFPGA]

Приветствую!

Да нет же все это шашечки, а мне ехать надо. Сейчас USB3.0 пользуем, была пока не успешная попытка пользовать SoC и пользовали PCIe.

Я как раз ехать и предлагаю да еще и с ветерком

У нас по алгоритму должна быть большая буферизация данных, то есть процессор схватывает пачками на сотню мегабайт, а иногда из такой пачки ему надо только маленький блок. Если пользовать без буфферизации, то USB3.0 да и 10G по скорости будет не хватать, а всяко потом окажется, что часть данных была не нужна, а данные на процессор зашли и трафик забили. Вы же понимаете, что в современных процессорах флопов раз тысячу больше, чем операций по доставке данных до самого процессора, и хочется с этим элегантно разобраться.

Какая я то каша - У вас есть поток данных в 8 GByte/s например, вы хотите его отобразить на память в компе какая разница как это вы сделаете - воткнув в слот памяти неведомую зверюшку или загнав этот поток через стандартный интерфейс в стандартную же память ? Для процессора результат будет одинаковым - он сможет читать данные из памяти.

Короче хочу именно того, что говорил.
Есть следующие вопросы, скажите, пожалуйста:

1. есть ли принципиальная возможность отганизовать DDR3 протокол со стороны памяти силами плиски, или это не реально по таймингам? И на какую плиску стоит тогда закладываться?
2. есть ли какая-то водможность воткнуться безболезненно в порты DDR3, чтобы самому перенаправлять потоки память-плиска?
3. есть ли еще какой-то способ воткнуться вместо памяти АЦПшником?

Главное чтобы вы сами поняли а чего же вы хотите!

1. Функционально возможность есть - но по таймингам будет отстой - судите сами надо принять и декодировать команду от CPU выполнить ее через свой контроллер DDR кодировать данный в формат DDR и выдать в сторонy CPU и все это за за десяток-другой ns - так что это нереально!
2. только вариант с 2-х портовой DDR3 - в один порт FPGA в другой CPU
3. см вариант N2

Удачи! Rob