Устройство выборки-хранения Опции

[Yura_K]

Имеется следующая схема:

на вход подается сигнал следующего вида:

Принцип работы следующий (как я понял). Ключ S1 изначально разомкнут, S2 замкнут, на выходе схемы 0 В. На время, когда ожидается сигнал, ключ S2 размыкается. Когда сигнал превысит Uоп, конденсатор начинает заряжаться, как только сигнал опять станет меньше Uоп, S1 замыкется и схема переходит в режим хранения. По окончании считывания уровня на выходе схемы, размыкается S1 и замыкается ключ S2, на выходе схемы опять 0 В. В качестве ключей использован ADG202. Вопрос в следующем: в режиме хранения уровень напряжения на выходе постепенно снижается. Каким образом можно уменьшить снижение уровня, можно ли сделать так, чтобы уровень вообще не снижался?

[DSIoffe]

Усилитель - OP279. Если не ошибаюсь, токи утечки порядка сотен наноампер.

Много по нынешним временам. Можно зайти хоть к Аналоговым Девицам вот сюда:
http://www.analog.com/en/subCat/0,2879,759...F0%255F,00.html
и отсортировать по Ib. У меня на первом месте оказался некий AD549 с входным током 150fA. Правда, хорошо бы для начала посчитать, действительно ли это надо.

Сейчас стоит керамика, как понимаю там утечки довольно большие (?)

Да. Керамика не для этого оптимизирована. Вот статью прилагаю, маленькую и доходчивую.

Имеется в виду утечки в ключе, который поставлен на сброс интегратора?

Они самые.

Это самое интересное, через что еще может утекать ток?

Может, просто на плате прилипло что-нибудь (не про нас будь сказано)? Или мегаом сопротивления щупа осциллографа как-нибудь мешает?
Вообще я бы посоветовал сначала посчитать это дело. Взять номиналы емкостей, времена и разобраться с допустимыми токами утечек. В самом начале всеми нами любимых Хоровица и Хилла все формулы есть.

Прикрепленные файлы

 capac01.zip ( 133.8 килобайт ) Кол-во скачиваний: 155