Испытания микросхем на ТЗЧ, Вопрос по условиям проведения подобных испытаний. Опции

[ST_Dante]

Всем привет!

Кто сталкивался, вопрос. Данный вид испытания микросхема проходит со снятой крышкой, или же крышка есть. Спасибо!

[Sanyao]

Вопрос ТЗЧ становится актуальней при уменьшении топологических норм, когда размер трека от частицы становится сопоставим, а то и превосходит размеры чувствительных объемов. Да еще критический заряд снижается, вот и становятся схемы все более чувствительными к ТЗЧ.
Тиристорный эффект это же не единственная неприятность от ТЗЧ. Есть еще всякого рода сбои. Как Вам, например, стирание всех данных в каком-либо секторе NOR-Flash (а если это биос...)? или отказ функции записи в ней же?. И это наблюдается при не таких уж и больших значениях ЛПЭ. Плюс есть множественные сбои в памяти, которые не корректируются никакими помехоустойчивыми кодами, пробои диэлетриков и т.п.
Процент отказов от ТЗЧ не такой уж и большой - по статистике сейчас, если не ошибаюсь, сбоев (в т.ч. отказов) от ТЗЧ около 10-15%. А самый большой процент это от электростатики (что-то вроде около 30-40). Но проблема ТЗЧ есть, схемы, идущие на борт, должны иметь известные характеристики. Поэтому и требования существуют, и испытания проводятся.