Прошу дать оценку 8 layer StackUp-у, Zynq, DDR3 Опции

[UnDerKetzer]

Добрый день, коллеги.
В работе проект, содержащий SoC Zynq 7000, DDR3 800MHz, Ethernet 1G.

Хочется услышать мнение и критику от более компетентных товарищей: надеюсь, у вас найдется свободная минута взглянуть на StackUp и на посчитанный импеданс в контексте удобства и качества трассировки DDR3.

Также дополнительный вопрос касательно Altium: изначально считал импеданс в Si9000, потом попробовал задать в правилах САПР импеданс, и выяснилось, что Si и Altium дают разные результаты. Например, при заданном стекапе и 40 Омах поляр дает для обоих слоев ширину проводника ~0.16мм.
Альтиум же предлагает для внешних слоев 0.137мм, для внутренних 1.181мм
Кому верить?

И еще маленький вопросец: можно ли в моем случае спокойно довериться технологии Via-In-Pad при проектировании и разместить Via 0.4x0.2 прямо на пады Zynq и DDR чипов?

Заранее спасибо!



upd: черт, только сейчас заметил, что есть специальный подраздел именно для этих целий. Прошу модераторов меня извинить и перенести топик.

Сообщение отредактировал UnDerKetzer - Aug 10 2016, 16:07

Эскизы прикрепленных изображений

 

[agregat]

Прошу прощения перепутал uvia и via-in-pad, потер.

[Corvus]

Прямо в падах BGA работать не будет

Куча дизайнов доказывют обратное. Почему бы им не работать?

Кроме того, когда Вы делаете via in pad уходите на второй слой, там на самом деле делать нечего, если дизайн высокоскоростной.
2й слой не может быть сигнальным для ответственных трасс по определению, если есть via -in pad.
Так как толщина диэлектрика до верхнего слоя не более 0.1мм, а на верхнем слое даже у 0402 площадки в 5 раз больше по периметру чем высота диэелектрика. Связь с трассой будет сильная и Вы получите высокий уровень помех.

Эм... У Вас под TOP сразу сигнальный слой вместо земли, что ли? Зачем уходить во второй, если нужно в третий.