Прошу дать оценку трассировки, DDR3 и Ethernet 1G Опции

[UnDerKetzer]

Добрый день, коллеги.
Если есть возможность, покритикуйте, пожалуйста, трассировку Zynq-DDR3 (2 чипа), и взгляните на Ethernet. Основной интерес, конечно, к DDR3.

Сразу структурирую некоторые моменты по дизайну, которых придерживался:
- Два чипа, топология Fly-By, после последнего чипа стоят терминаторы на всех линиях группы ADDR/CTRL.
- Процесс выглядел так: все линии группы ADDR/CTRL подводились к первой микросхеме, затем выравнивались. После чего тянулись ко второй микросхеме и снова выравнивались. Для некоторых линий в группе можно видеть "бесполезный" прыжок на слой TOP (красный) и переход обратно - это для выравнивания по высотам и по временам распространения в слоях, т.е. все линии делают одинаковое кол-во переходов на одинаковые слои и занимают на них почти одинаковое расстояние.
- В каждом байтлайне применялся бит-свопинг, но первые биты (0, 8, 16, 24) оставались на своих местах.
- Сиганлы выровнены в пределах байтлайна.
- Импеданс диффпар 75.8/80.8 Ом для внутренних и внешних слоев соответственно.
- Импеданс single-ended линий 40.2/47 Ом для внутренних и внешних слоев соответственно.
- Конечно, каждый сигнальный слой опирается на плейн.
- Препрег между GND и PWR плейнами 100 микрон.
- Выравнивания между последним чипом и терминатором не выполнялось: логика подсказывает, что этого делать вовсе не обязательно, ведь в сущности нет разницы, сколько времени сигнал будет бежать от последнего чипа до терминатора. Или я не прав?
- К сожалению, пришлось не очень красиво поступить с клоком - на суммарной дистанции 7мм проводники пары расходятся с 0.1 до 0.6мм (см. картинку в аттаче). Насколько это может быть критично?

Схема питания DDR3 еще не доведена до ума, туда можно особо не смотреть. Ethernet же закончен полностью.

В целом, серьезных подлянок от дизайна не жду, поскольку довольно строго соблюдал требования, но буду очень, очень признателен за любые советы/оценку.
Если кому лень качать архив, дополнил пост скриншотами.
Спасибо!

Сообщение отредактировал UnDerKetzer - Aug 19 2016, 22:52

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 Desktop.rar ( 3.35 мегабайт ) Кол-во скачиваний: 67

 

[EvilWrecker]

Во-первых, хочу поблагодарить всех учавствующих в дискуссии, в особенности EvilWrecker: если честно, мою благодарность вам лучше всяких слов выразила бы бутылка коньяка.

Коньяк это конечно здорово, но пока что вы несколько переоцениваете мой вклад:с моей стороны сказано все-таки за вещи достаточно очевидные

Во-вторых, я завершил трассировку и прошу достопочтенную публику потратить время и покритиковать дизайн.

Что можно сказать по текущему дизайну- видно что старались и многие вещи стали заметно лучше, однако сохраняются некоторые ляпы с прошлых версий и привнесены новые:

1) Вместо пресловутого порядка "...Sig-GND-Sig..." вы кладете 2 подряд сигнальных слоя с ддр3, причем таким образом что:
а) трассы слишком близко или пересекают разрыв опорного полигона
б) идут не просто параллельно, но и практически друг над другом на соседних слоях(аля broadside coupled), то же самое с клоком ацп.
в) по-прежнему есть участки с ддр3 где проводники слишком близко к друг другу

2) напрасно режете земляной полигон- у вас не та компоновка для которой это нужно.

3) крайне большая вероятность, что при использовании некоторых рейлов питания на сигнальных слоях(с нормальным зазором до сигналок конечно), можно сделать пресловутое разделение Sig-GND-Sig.

4) не используете колоссальную по размеру полезную площадь под меандры- ближе к вечеру (шутки ради) скину пример на основе вашей разводки. На мой взгляд текущей разводкой ддр3 вы сами себе жизнь усложняете

К слову о ддр3- на будущее, обратите внимание на MCP, в частности от Microsemi вроде W3J128M64G-XLBX.

5) ну и самое малое напоследок- новые DFM привнесли, но лично мне интересно другое: зачем нужны вырезы около микрофонов(притом асимметрично расположенные относительно платы) и почему летает разъем эзернета?

В качестве послесловия- взгляните на этот документ, в частности на страницы 17, 22 и 25.

Эскизы прикрепленных изображений