Входной буфер ПЛИС, подробности схемотехники Опции

[embddr]

Здравствуйте!

Как известно, большинство ПЛИС поддерживают различные стандарты ввода-вывода на своих пинах. При этом, стандарты часто сильно отличаются как по логическим уровням, так и по схемотехнике входных/выходных каскадов.

В связи с этим вопрос: действительно ли в ПЛИС реализованы все разновидности буферов в виде коммутируемых схемных ячеек, или всё делается на базе одного буфера с переключением какой либо обвязки?
Например, используется ли в ПЛИС "настоящий" входной буфер LVCMOS или это какой нибудь дифференциальный каскад, который используется как на LVCMOS, так и на SSTL, HSTL и пр?

[Boris_TS]

Вопрос какой-то у Вас неконкретный, не указаны: ни тип ПЛИС (FPGA/CPLD), ни производитель, ни семейство ПЛИС. Однако же попробую умеренно конкретно ответить.

Для FPGA Xilinx 7-го семейства Artix-7/Kintex-7/Virtex-7 в I/O Block'ах используются 2 вида входных буферов: униполярные и дифференциальные.
Униполярные буферы питаются от VCC (для HP от 1.2В до 1.8В, для HR от 1.2В до 3.3В), дифференциальные - от VCCAUX (только 1.8В).
Соответственно, на диф. вход крайне вредно подавать что-либо надолго превышающее VCCAUX.

Стандарты, использующие Vref (например SSTL) используют дифференциальные входные буферы.