Входной буфер ПЛИС, подробности схемотехники Опции

[embddr]

Здравствуйте!

Как известно, большинство ПЛИС поддерживают различные стандарты ввода-вывода на своих пинах. При этом, стандарты часто сильно отличаются как по логическим уровням, так и по схемотехнике входных/выходных каскадов.

В связи с этим вопрос: действительно ли в ПЛИС реализованы все разновидности буферов в виде коммутируемых схемных ячеек, или всё делается на базе одного буфера с переключением какой либо обвязки?
Например, используется ли в ПЛИС "настоящий" входной буфер LVCMOS или это какой нибудь дифференциальный каскад, который используется как на LVCMOS, так и на SSTL, HSTL и пр?

[embddr]

Спасибо за ответы.

Конкретизирую: интересует входные буферы Altera Arria V.
В даташите, конечно, такой информации не дают, однако по значениям границ входного напряжения можно предположить, что входной каскад LVCMOS там настоящий. Но это только предположение.

Получить spice модель - это самый лучший вариант. IBIS не годится, т.к. нужно знать, что на выходе у входного буфера.