а использует кто-нибудь spread spectrum модуляторы тактового сигнала?, то есть можно ли схемотехникой поубирать палки или все-таки pcb? Опции

[yes]

судя по спектру, помеха (палки за 1ГГц) от питания ядра ПЛИС , больше в проекте такой частоты нет.

у ON Semi или IDT полно модуляторов на такие частоты ~30МГц

------------

проблема, что проверить результативность достаточно сложно/долго - вот хотелось бы поинтересоваться, можно ли ожидать снижения путем "врезки" в линию тактирования ПЛИС такого модулятора, или все-таки сконцентрировать усилия на переразводке pcb?
http://www.onsemi.ru.com/pub_link/Collater...MS650100H-D.PDF

[krux]

тут вам надо определиться, с какой целью вы что-то давить собрались.
соответствие CE/FCC? или нашим по ПЭМИН?
соответственно измеряли чем? спектроанализатором или прибором для пэмин?

T_setup, T_hold должны быть затянуты в ПЛИС с учетом spread spectrum, т.е. существенно более жестко.
встроенные в ПЛИС PLL могут на захватывать частоту. как правило девиацию до 300 кГц ещё +- выдерживают, а больше - раз на раз не приходится.
"палки за 1ГГц" - плата в сколько слоях? plane capacitors по питанию получились?
0402 под ПЛИСиной в наличии?
каков процент использования I/O в корпусе? (иногда помогает взять корпус чуть больше)

был опыт борьбы с SSC совместно с шиной PCI-Express. Время реакций на транзакции плавало в недопустимых для нас пределах, поскольку внутри Intel CPU всё равно есть переход с SSC-клока на стабильный.
пришлось SSC выключать.

[yes]

стандарты специфические, не наши - предполагаю на основе FCC, но не специалист

лишние где-то 10dBuV/m (по тесту 35, а нужно <25)

измерялось в безэховой камере, специальной антенной, прибор Agilent N9038A - методика измерений в соответствии со стандартом (этим профессионалы занимались)
у меня есть возможность доступа к спектроанализатору, но только щуп - как измерить держа его в руке - не понятно (но я еще не пробовал)

-----------

про ПЛИС - ну по даташиту SS генератора - полоса модуляции 1%, естественно констрейны в рамках (там запас гораздо больше)
это без PLL - напрямую на тактовое дерево
(ну там тоже есть хитрости, но с ПЛИС у меня вопросов гораздо меньше, чем с EMI

========

plane capacitors
есть - соседние слой GND - ну то есть второй и предпоследний GND, питание это по третьему слою
всего 8 слоев

падстек если надо - могу описать

но там с геометрией в плане есть проблема (по-моему) - это питание идет вдоль одного торца платы

-----------

0402 под ПЛИСиной в наличии?

да в соответствии с требованиями от плисового вендора (латтиса в этом случае)

каков процент использования I/O в корпусе?

эта частота есть только на входах (с АЦП), но когда АЦП работает, а ПЛИС нет, то помехи в пределах требования
заменить на большую ПЛИС не возможно (ну и как-то не смогу я обосновать такое предложение)