выбор загрузчика для FPGA, XC7V2000T-G2FLG1925E, XC6VLX130T-3FFG1156C Опции

[addi II]

Здравствуйте!

Подскажите пожалуйста, подойдут ли в качестве загрузчиков XCF32PFS48 C, DS25BR150TSD для XC7V2000T-G2FLG1925E, XC6VLX130T-3FFG1156C ?

Заранее благодарен!

[dm.pogrebnoy]

подскажите пожалуйста по временным характеристикам V7 ,S7, K7 потянет реализацию 3.2ГГц SRIO?

https://www.xilinx.com/products/intellectua...-srio-gen2.html
https://www.xilinx.com/support/documentatio.../srio-gen2.html

еще вопрос, в продукт таэйбле на K7 порты делятся на HP(что понятно, - 1.8В), и HD, - что нигде не расшифровывается, может у них ошибка и имелось ввиду HR?, т.е 3.3В????

У меня такого нет https://yadi.sk/i/2PG9FNHiwiPYC

[addi II]

[quote name='dm.pogrebnoy' date='Oct 12 2016, 15:28' post='1455364']
Спасибо большое за ссылки!
Я имел ввиду вот это HD

https://www.xilinx.com/support/documentatio...-guide.pdf#KUSP

[addi II]

по поводу SRIO, подскажите пожалуйста, есть вопрос - у в итоге выбранных V7 и K7 есть диф выходы и входы для реализации SRIO. Как можно их защитить?, ведь будет кабель и монтажники. Можно конечно поставить отдельные трансиверы чтобы если что онии выгорели а не дорогущие микросхемы, однаков передатчиков на 1.8 не нашел, приемники имеются, трансиверов нет.

Сообщение отредактировал addi II - Oct 13 2016, 09:25

[VladimirB]

по поводу SRIO, подскажите пожалуйста, есть вопрос - у в итоге выбранных V7 и K7 есть диф выходы и входы для реализации SRIO. Как можно их защитить?, ведь будет кабель и монтажники. Можно конечно поставить отдельные трансиверы чтобы если что онии выгорели а не дорогущие микросхемы, однаков передатчиков на 1.8 не нашел, приемники имеются, трансиверов нет.

ИМХО вы взяли на себя непосильную задачу.
Если вы мешаете в одну кучу K7, S6, KU, V6 + не умеете читать даташиты, и не знаете как преобразовать уровни напряжения - то выше спартанов и артиксов подниматься не советую.
Какое SRIO, какой XC7V2000T? Вы думаете оно у вас заработает?
На преобразователи уровня места нету, а на блок питания 100Ампер по напряжению ядра 1В есть?

[addi II]

[quote name='VladimirB' date='Oct 13 2016, 13:13' post='1455532']
аргументируйте пожалуйста ваши эмоции, если конечно есть что сказать по делу, в противном случае прошу администраторов принять соответсвующие меры с целью избежания трепа в ветке

Сообщение отредактировал addi II - Oct 13 2016, 12:54

[addi II]

[quote name='addi II' date='Oct 13 2016, 13:30' post='1455533']
неужели на 2000T это нереализуемо в части волнового сопротивления при сопряжении LVDS c LVDS25/LVDS33 ?

[VladimirB]

неужели на 2000T это нереализуемо в части волнового сопротивления при сопряжении LVDS c LVDS25/LVDS33 ?

По делу:
Вы путаете SRIO и LVDS, напряжение питания и стандарт ввода вывода.
Чего-то вы все на 1.8Вольта зациклились.
Огорчу вас - у SRIO в Кинтексе-Виртексе7 питание 1В и 1.2В.
Это кстати написано на 3й странице даташита.

[addi II]

[quote name='VladimirB' date='Oct 13 2016, 21:37' post='1455621']
спасибо за конструктивный ответ, хотите сказать что у Xinix DIff трансиверы это не SRIO?
Как я понимаю для реализации phy SRIO на Xilix V7 будут задействованы GTX трансиверы, а они как вроде похоже на LVDS
Я так и не понял в вашем ответе почему реализация SRIO на V7 2000T невозможна....

Сообщение отредактировал addi II - Oct 14 2016, 07:25

[dm.pogrebnoy]

Как я понимаю для реализации phy SRIO на Xilix V7 будут задействованы GTX трансиверы, а они как вроде похоже на LVDS

Похоже, но совсем не оно.
GTX работает по принципу

Current Mode Logic (CML) serial drivers/buffers with configurable termination, voltage swing

а также поддерживает дополнительные функции сигналинга для многих стандартов (PCIe, SATA и др.)
https://en.wikipedia.org/wiki/Current-mode_logic

какие базовые знания, вот если вы такой умный тыкнете пальцем где в документации на xilinx V7 описан тип GTX сигнала - сингэндед он или диф, или где в той же документации написана пропускная способность диф выводов V7?(для GTX написано и его можно использовать для SRIO)

Читайте документацию с официального сайта.

[addi II]

[quote name='dm.pogrebnoy' date='Oct 14 2016, 09:23' post='1455677']
спасибо большое за конструктивный ответ, буду рыскать дальше смотреть разницу между CML и LVDS, и реализации SRIO на V7 и K7