Здравствуйте!

Подскажите пожалуйста, подойдут ли в качестве загрузчиков XCF32PFS48 C, DS25BR150TSD для XC7V2000T-G2FLG1925E, XC6VLX130T-3FFG1156C ?

Заранее благодарен!

Эти загрузчики подходят только для XC5V3000T, и то не все.

почему?, ведь загрузчик XCF32 - 32MB, а ПЛИС XC7V - 21.5 MB памяти конфигурации хватает с небольшим запасом, интерфейсы и питание подходят

XCF32P - не подойдет.
Если скорость загрузки не критична, ориентируйтесь на SPI 1.8V serial flash: серию N25Qxxx (N25Q512 для 2000T).



XCF32P - 32 мегабит, XC7V2000T - 448 мегабит.

Подскажите пожалуйста где в даташите 448 Мb?
Вот здесь, стр 5 не нашел
https://www.xilinx.com/support/documentatio...es_Overview.pdf

а здесь говориться что эта память не поддерживается
https://www.xilinx.com/support/answers/53055.html

кажется понял это 7 series configuration user giude - Configuration Bitstream Length (bits) - 447,337,216
Остлался вопрос подойдет ли N25Q512 или нужна MT25Q?
И также осталось не понятна какая конфигурационная емкость у XC6VLX130T, в 6 series configuration user giude об этом ни слова, может N25Q512 подойдет тоже?

здесь в "Table 1-2:Xilinx FPGAs and Compatible Platform Flash PROMs" стр 17
написано косвенно про емкость
+
посмотрите статью

Прям уж ни слова. UG360, стр. 87: 43,719,776 бит.

Для 2000T MT25Q512 должна подойти. Для XC6VLX130T можно выбрать чип меньшего объема (N25Q64 или N25Q128). Перед разводкой платы стоит прочесть configuration user giude - там есть тонкости. Например, пины M0..M2 поначалу лучше вывести на соответствующие уровни через 0R джамперы, чтобы не рвать волосы на голове в случае ошибки.
Также хорошо почитать application notes, например XAPP586.
UPD:
N25Q512 действительно не поддерживается, т.к. это мультичиповая сборка и она не поддерживает сквозное чтение всего объема данных. К счастью, на схемотехнику этот выбор не влияет.
UPD2:
1.8V-версия MT25Q называется MT25QU512.

Большое спасибо!!!

а для V6 - MT25Q64 или MT25Q128 соответственно?

чтото я для них(MT25Q64, MT25Q128, MT25Q512) даташита не найду(

Для V6 130T подойдет обычная N25Q на 1,8В.

Искать даташиты можно начать отсюда:
https://www.micron.com/products/nor-flash/serial-nor-flash

Спасибо большое!

Резюмируя вышесказанное получается слудющее:

Для V7...2000T... - N25Q512A83GSF40/X36B3093(так называемая JTAG Device code)

Для V6....130... - N25Q064A13EW74ME/XCF128X

Только что выше обсудили, что N25Q512 не пригодны для конфигурации.
К тому же, обе микросехмы на 3 В. Уверены, что это правильно?
X36B3093 - JTAG ID 2000T. Это не партнамбер микросхемы.

Складывается впечатление, что Вы хотите решить незнакомую задачу, потратив на это не более 10-и секунд.

спасибо!, я перепутал с утра, извиняюсь
Вот получается что V6 это 1.2-2.5В то тогда мне нужна 1.8 память - N25Q064A11ESE40G
А для V7 напряжение от 1.2 до 3.3 то мне можно либо 3.3 память - MT25QL512ABB88ESE либо 1.8 память - MT25QU512ABB

Жаль что не сопрягяется V6 c моим 3.3 напряжением на плате((..

Xilinx platform flash безнадежно устарела, хотя ее еще можно где-то купить.
Решение с flash Micron сейчас, фактически, стандарт.
Вот ссылочка: https://www.micron.com/~/media/documents/pr...ility_guide.pdf

Что касается конкретного объема, возможно, его проще определить, изготовив MCS-файл по готовой прошивке для вашей ПЛИС.

Для Вашего V7 (2000T) - тоже только 1,8В, если не устраивать промежуточную буферизацию. У 2000T нет 3,3В-совместимых пинов.

странно, но в даташите VCCO до 3.6В для HR I/O банков!

Только этих банков в XC7V2000T нет.

как нет когда в даташите написано?!


нашел также альтернативу микровской флешке - S25FL512S, S25FL064P.
Думаю перевести все на 3.3 в этом случае V6 поменяю на XC6SLX150T

https://yadi.sk/i/Ij2mdAxcweEwL

ааа...., понятно, спасибо!

Подскажите пожалуйста а Spartan 6 3.3В?, а то по таблице это не совсем понятно, а то окаэется как с V7, то что он 1.8В только

В Spartan-6 и Kintex-7 3,3В банки есть. Точнее по количеству пинов нужно смотреть в таблицах для конкретного корпуса.
Задача представляется довольно расплывчатой, если в ней можно поставить XC6SLX150T вместо XC6VLX130T.
Далее вдруг окажется, что XC7V2000T можно на XC7K325T заменить...

Спасибо, значит надо смотреть корпуса, задача поставить топовые по функционалу и по характеристикам с поддержкой 3.3В с памятью 448 Мбит и 48 Мбит соответственно

А смысл? На такую вундервафлю деньги есть, а на копеечные буферы-преобразователи уровня уже нет?

Прочитайте внимательно даташит о том как подавать питание 3.3В на банки на последних семействах(Kintex в частности). Теперь большую роль играет последовательность подачи питания.

да, без чекушки не разберешся, подскажите пожалуйста, у spartana 6 все I/O выводы могут быть 3.3В(т.е поддерживают ли они все LVCMOS33)?
Как я понял что подключишь к VCCO то и будет исходя из рекомендованного 1.1-3.45 диапазона

Звучит как задача для курсовика.
Топовый по логической емкости Xilinx уже давно не XC7V2000T, а XCVU440. Опять-таки, топовый по логике != топовый по функционалу.

нужно придерживаться определенных габаритов, вот я посмотрел в эту сторону и нашел только SN74LVC32244, анагов которым похоже нет в случае проблем с закупаемостью

Либо ADG3247 на 16 бит с автодетектом направления. Да наверное еще какие-нибудь есть.

подскажите пожалуйста по временным характеристикам V7 ,S7, K7 потянет реализацию 3.2ГГц SRIO?

еще вопрос, в продукт таэйбле на K7 порты делятся на HP(что понятно, - 1.8В), и HD, - что нигде не расшифровывается, может у них ошибка и имелось ввиду HR?, т.е 3.3В????

https://www.xilinx.com/products/intellectua...-srio-gen2.html
https://www.xilinx.com/support/documentatio.../srio-gen2.html


У меня такого нет https://yadi.sk/i/2PG9FNHiwiPYC

[quote name='dm.pogrebnoy' date='Oct 12 2016, 15:28' post='1455364']
Спасибо большое за ссылки!
Я имел ввиду вот это HD

https://www.xilinx.com/support/documentatio...-guide.pdf#KUSP

по поводу SRIO, подскажите пожалуйста, есть вопрос - у в итоге выбранных V7 и K7 есть диф выходы и входы для реализации SRIO. Как можно их защитить?, ведь будет кабель и монтажники. Можно конечно поставить отдельные трансиверы чтобы если что онии выгорели а не дорогущие микросхемы, однаков передатчиков на 1.8 не нашел, приемники имеются, трансиверов нет.

Это другое семейство Ultrascale+

HD = High-density I/O with support for I/O voltage from 1.2V to 3.3V

ИМХО вы взяли на себя непосильную задачу.
Если вы мешаете в одну кучу K7, S6, KU, V6 + не умеете читать даташиты, и не знаете как преобразовать уровни напряжения - то выше спартанов и артиксов подниматься не советую.
Какое SRIO, какой XC7V2000T? Вы думаете оно у вас заработает?
На преобразователи уровня места нету, а на блок питания 100Ампер по напряжению ядра 1В есть?

[quote name='VladimirB' date='Oct 13 2016, 13:13' post='1455532']
аргументируйте пожалуйста ваши эмоции, если конечно есть что сказать по делу, в противном случае прошу администраторов принять соответсвующие меры с целью избежания трепа в ветке

[quote name='addi II' date='Oct 13 2016, 13:30' post='1455533']
неужели на 2000T это нереализуемо в части волнового сопротивления при сопряжении LVDS c LVDS25/LVDS33 ?

Вынужен поддержать предыдущего оратора. На одних форумных советах далеко не уедешь. Ладно, если работа сугубо бумажная - отчет, курсовик или диплом. Можно, наверное, придумать что-то прадвоподобное.
Но если речь о разработке реального железа, лучше набраться опыта на чем-то попроще, или купить готовые модули на нужных чипах.

По делу:
Вы путаете SRIO и LVDS, напряжение питания и стандарт ввода вывода.
Чего-то вы все на 1.8Вольта зациклились.
Огорчу вас - у SRIO в Кинтексе-Виртексе7 питание 1В и 1.2В.
Это кстати написано на 3й странице даташита.

[quote name='VladimirB' date='Oct 13 2016, 21:37' post='1455621']
спасибо за конструктивный ответ, хотите сказать что у Xinix DIff трансиверы это не SRIO?
Как я понимаю для реализации phy SRIO на Xilix V7 будут задействованы GTX трансиверы, а они как вроде похоже на LVDS
Я так и не понял в вашем ответе почему реализация SRIO на V7 2000T невозможна....

Полностью согласен. У ТС такая каша в голове, что просто жуть берёт. Не хватает базовых знаний, и форум тут не поможет, увы.

[quote name='Bad0512' date='Oct 14 2016, 05:04' post='1455640']
какие базовые знания, вот если вы такой умный тыкнете пальцем где в документации на xilinx V7 описан тип GTX сигнала - сингэндед он или диф, или где в той же документации написана пропускная способность диф выводов V7?(для GTX написано и его можно использовать для SRIO)

Похоже, но совсем не оно.
GTX работает по принципу

а также поддерживает дополнительные функции сигналинга для многих стандартов (PCIe, SATA и др.)
https://en.wikipedia.org/wiki/Current-mode_logic


Читайте документацию с официального сайта.

[quote name='dm.pogrebnoy' date='Oct 14 2016, 09:23' post='1455677']
спасибо большое за конструктивный ответ, буду рыскать дальше смотреть разницу между CML и LVDS, и реализации SRIO на V7 и K7

Почему не возможна? Возможна.
Просто для того, чтобы хотя бы составить грамотное ТЗ на разработку этого, нужно почитать даташитов и юзерз гайдов, причём желательно несколько раз + потом ещё и в горегенератор и схемы отладочных плат заглянуть для лучшего просветления.
А если самому проектировать схемы или платы, то нужны будут знания по ВЧ/СВЧ, преобразователям DC-DC на 100А, особенностям производства печатных плат, монтажа и прочим "мелочам".

Интересная тема.
Такое ощущение, что в какой-то команде пожалели денег на разработчика.

По теме:
Всё реально. Реализовали SRIO на кристаллах Xilinx: V6, K7, сейчас делаем на KU. Например, для V6 скорость: 1ГБ/c туда, 1Гб/c обратно. Тесты обмена данными следующие:
FPGA <> FPGA,
FPGA <> DSP,
FPGA <> HOST (компьютер).

В первом варианте для V6 задействован SRIO SWITCH для обмена между удаленными друг от друга устройствами (т.к. на 1 плате - 1 ПЛИС, на скорость это не влияет). Для K7 свитча нет.

А более 1Гбит не получилось?

Туда: 1ГБайт/c.
Обратно: 1ГБайт/c.
Потоки независимы.