Устройство обнаружения пакетов данных заданного формата Опции

[yulia_plic]

Всем здравствуйте! Начинаю с самых азов проектирования на ПЛИС.
Задача такая: нужно разработать на языке VHDL и провести полный цикл моделирования IP-блока устройства обнаружение пакетов данных заданного формата в последовательном цифровом потоке для ПЛИС инструментального модуля Spartan 3E.
Начала я с разработки структурной и функциональной схем. Ниже привела результаты того, что получилось и хочу спросить авторитетного мнения.
Скажите пожалуйста, корректны ли составленные схемы или может что-то стоит добавить-изменить. Просьба с пониманием отнестись к возможным ошибкам.

[yulia_plic]

Снова здравствуйте. Уточнила насчет формата кадра. Это будет ATM-ячейка размером 52 байта. На рисунке она представлена.
Процесс считывания исходя из структуры ячейки будет следующий:

1)считывание 52 байт в память (регистровую например)

2)разбираем заголовок:
2.1 проверяем на совпадение с последовательностью IA
2.2 проверяем четность заголовка по HEC

3)разбираем данные:
3.1 проверяем данные по алгоритму CRC16
3.2 проверяем конец, чтобы там присутствовала последовательность PAD

Очень прошу помощи опять же по поводу структурной и функциональной схем. Что изменится и как они примерно будут выглядеть для ATM-ячеек. Как я понимаю для начала нужно добавить память?!




Сообщение отредактировал yulia_plic - Nov 14 2016, 15:11