Сверхскоростные АЦП и ПЛИС, Связь сверхскоростных АЦП с ПЛИС по параллельной шине Опции

[radist108]

Приветствую всех!
Не могу понять, по какому принципу сверхскоростные АЦП типа ADC12D1800 передают параллельный код в ПЛИС. Ведь если АЦП тактируется сотнями мегагерц, а плис десятками мегагерц, то как обеспечивается передача данных?
Я понимаю, что данные собираются в пачки по 12 бит, например. И такие пачки передаются параллельно, но ведь это уже не сплошной поток данных. И как такой потом потом разбирается в ПЛИС? Как состыковываются частоты?
Объясните пожалуйста новичку.
Спасибо!

[ViKo]

Но после буферов для работы с принятыми словами нужна тактовая частота.

[dm.pogrebnoy]

Но после буферов для работы с принятыми словами нужна тактовая частота.

Но для ее получения не требуется PLL.

[ViKo]

Но для ее получения не требуется PLL.

То есть, принял во входные буферы, а дальше на какой частоте с каким фазовым сдвигом обрабатывать - не важно? 900 МГц?

[Bad0512]

То есть, принял во входные буферы, а дальше на какой частоте с каким фазовым сдвигом обрабатывать - не важно? 900 МГц?

В большинстве случаев фазовая подстройка не нужна, однако если необходимо её можно легко реализовать.
900МГц поток можно "распилить" на 4 фазы по 225МГц - вполне приемлемая частота для обработки. Ну и понятное дело, количество логики на обработки тоже возрастёт в 4 раза - за всё в этой жизни приходится платить.

Для ТС : почитайте xapp524 на эту тему.