Сверхскоростные АЦП и ПЛИС, Связь сверхскоростных АЦП с ПЛИС по параллельной шине Опции

[radist108]

Приветствую всех!
Не могу понять, по какому принципу сверхскоростные АЦП типа ADC12D1800 передают параллельный код в ПЛИС. Ведь если АЦП тактируется сотнями мегагерц, а плис десятками мегагерц, то как обеспечивается передача данных?
Я понимаю, что данные собираются в пачки по 12 бит, например. И такие пачки передаются параллельно, но ведь это уже не сплошной поток данных. И как такой потом потом разбирается в ПЛИС? Как состыковываются частоты?
Объясните пожалуйста новичку.
Спасибо!

[radist108]

А если рассмотреть оцифровку простого меандра с частотой 1800 МГц. На четырех 12-ти битных шинах что я увижу? в какой последовательности и какие биты на каких шинах и с какой частотой у меня будут переключаться из нуля в единицу. На таком примитивном примере мне стало бы понятнее, что я получаю на выходе АЦП во времени

Сообщение отредактировал radist108 - Nov 16 2016, 14:33

[alexadmin]

А если рассмотреть оцифровку простого меандра с частотой 1800 МГц. На четырех 12-ти битных шинах что я увижу?

Удивительное дело, у меня тоже как раз открыта дока на этот АЦП (их случайно не камаз целый в обход таможни завезли?). И в инструкции (стр. 43) ясно написано, что в режиме, к примеру 1:4 Demux DES Mode вы будете четыре последовательных отсчета со входа иметь на параллельных выходах в следующей последовательности:
DQd, DId, DQ, DI. Т.е. для вашего примера (при условии сэмплирования на 3.6G) на выходе всегда будут присуствовать константы 0 1 0 1. Ну а где какие биты будут переключаться зависит от уровней сигналов.