Откуда такая производительность у UltraScale+., Сравнивая по IP ядрам Xilinx Опции

[Tpeck]

Добрый день.
Посмотрел производительность Kintex UltraScale по сравнению с Virtex 7, Virtex 6 на примере FFT, RS, Viterbi.
Оказался он производительнее, вроде так и должно быть (Slice другие, 20 nm и т. д.), но потом посмтрел на Ultra Scale + и обомлел.
______________________|FFT (8192, Str, Unscale)____|____ReedSolomon (CCSDS)_____|____DecoderViterbi
Virtex 6, МГц____________|______290 (V 7.1) ________|__________266 _____________|______316
Virtex 7, МГц____________|______281_______________|__________265 ____________|______ 303
Kintex UltraScale, МГц ____|______303_______________|__________347 _____________|______358
Kintex UltraScale+, МГц_|______571_______________|__________494 _____________|______538

Kintex UltraScale+ RS ATSC так вообще 1019 МГц. 8-)
Это что за волшебство?
UltraScale+ действительно такой хороший или для него приведены абстрактные МГц в вакууме?
Проясните пожалуйста.

https://www.xilinx.com/support/documentatio...on/ru/xfft.html
https://www.xilinx.com/support/documentatio...rs-encoder.html
https://www.xilinx.com/support/documentatio...ru/viterbi.html

[jojo]

Для не UltraScale частоты низкие, потому что код внутри IP трешовый. Мало этапов у конвейера. Больше этапов - больше частота...

[dm.pogrebnoy]

Для не UltraScale частоты низкие, потому что код внутри IP трешовый. Мало этапов у конвейера. Больше этапов - больше частота...

Есть какие-нибудь, хоть косвенные подтверждения этому? Там в принципе одна и та же версия корки должна быть для сравнения использована, да и можно самому попробовать проверить одно ядро на разных семействах. Цифры интересные.

[Bad0512]

Есть какие-нибудь, хоть косвенные подтверждения этому? Там в принципе одна и та же версия корки должна быть для сравнения использована, да и можно самому попробовать проверить одно ядро на разных семействах. Цифры интересные.

Там внутри корки могут быть различия для разных семейств, поэтому и собирается эта корка по-разному, о чём нам какбэ намекает различное количество ресурса для одной и той же корки при разных типах ПЛИС.

[rloc]

Там внутри корки могут быть различия для разных семейств, поэтому и собирается эта корка по-разному, о чём нам какбэ намекает различное количество ресурса для одной и той же корки при разных типах ПЛИС.

Возьмем для сравнения

Код

xcku13p     ffve900     -1     kup_1_testmeasurement_stream_fixed     1     8192     pipelined_streaming_io     false     fixed_point     24     24     unscaled     convergent_rounding     natural_order     false     aclk     571     5803     10605     3582     40     3     63     ADVANCE 1.05 07-08-2016
xcku115     flva1517     -1     ku_1_testmeasurement_stream_fixed     1     8192     pipelined_streaming_io     false     fixed_point     24     24     unscaled     convergent_rounding     natural_order     false     aclk     303     5873     10605     3595     40     3     63     PRODUCTION 1.23 09-23-2016

Код

xcku13p     ffve900     -1     kup_1_testmeasurement_stream_float     1     8192     pipelined_streaming_io     false     floating_point     32     24             natural_order     false     aclk     440     7103     11818     4716     45     3     97     ADVANCE 1.05 07-08-2016
xcku115     flva1517     -1     ku_1_testmeasurement_stream_float     1     8192     pipelined_streaming_io     false     floating_point     32     24             natural_order     false     aclk     303     7154     11818     4750     45     3     97     PRODUCTION 1.23 09-23-2016

Не сильно по ресурсам отличаются, в пределах разброса оптимизации, а по скорости разница существенная - 571 МГц вместо 303 МГц, или 440 МГц вместо 303 МГц. При этом в скорости отдельно взятых примитивов такой разницы не видно. Может причина кроется в увеличении ресурсов роутинга? Предположим добавили триггеры на межсоединениях, как у Альтеры.