нужна помощь - подкиньте правила трассировки DDR3, или объясните что можно проигнорировать с моими скоростями Опции

[PCBExp]

Имеем процессор Cortex A9 и два 16-ти битных чипа памяти DDR3 400-MHz Clock (DDR-800 Data Rate). На рефдизайне производитель использует только один такт CKE0 (Single Rank DDR3 Implementation). Производитель угостил герберами дизайна. Предложенный вариант крайне неудобный - занимает очень много места. Я этот дизайн в виде DXF подсунул в проект и стал класть на эти полоски свои проводники и окончательно запутался. Вопросов слишком много чтобы их перечислять. Например шина адреса обходит чипы памяти по очереди и согласно одной апноте расстояние от процессора до первого чипа должно быть равно расстоянию между первым и вторым чипом, но в рефдизайне это не так - между чипами длина трассы раза в полтора короче. Подкиньте у кого свод правил по трассировки DDR3 максимально содержательный...

[Serg812]

Насколько я помню, для адресной шины выравниваются проводники от процессора до каждого модуля памяти по цепочке, т.е. Проц - М1, потом Проц - М1 - М2 и т.д.
Согласование от последнего модуля памяти до резисторов выравнивать не нужно.