реклама на сайте
подробности

 
 
> Разработка ASIC в Mentor Graphics, Проектирование, моделирование, верификация цифровых и аналоговых СБИС
Skat-pro
сообщение Aug 14 2006, 11:04
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 20
Регистрация: 3-10-05
Из: г. Владимир
Пользователь №: 9 178



Кто занимается проектированием в MG, а именно в пакете ICFlow.
Спроектировали топологию микросхему (цифровую) из VHDL, а промоделировать не получается. После того как получили топологию, DRC проверили, а LVS не получается. Был получен spice-netlist и как теперь промоделировать (сравнить) с исходным VHDL файлом. Или как-то проверяют топологию другими способами.


--------------------
Дизайн-центр Печатных Плат "Skat-Pro"
---
http://skat-pro.com/
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
MPG
сообщение Aug 21 2006, 17:04
Сообщение #2





Группа: Участник
Сообщений: 7
Регистрация: 12-08-06
Пользователь №: 19 506



Для симуляции я лично использую вообще t-spice. Хотя это и не существенно, лишь бы были модели транзисторов.

Последовательность действий такова:

1) Описываешь устройство как .subckt xxxx .ends

2) Создаешь тестовый модуль (файл SPICE), где задаешь (согласно модели устройства) набор стимулов. И команды для SPICE.

3)Подключаешь свое устройство, жмешь пуск и вперед пить кофе.

4)Смотришь результаты и видишь что схема не работает ;*)

Пример для простого операционного усилителя:
------------------------------
Это netlist: ext_opamp.spc

.SUBCKT ext_opamp avdd ibn ibp in out ovdd ovss sub

* тут куча транзисторов

.ENDS
------------------------------
Это модуль стимулов: tran.sp

.include ext_opamp.spc

* Main circuit: tran
C1 out Gnd 10pF
C2 N2 Gnd 10pF
L3 N2 N5 10n
Xopamp_1 vdd N6 N4 in N7 vdd Gnd Gnd ext_opamp
R4 N7 N2 300 TC=0.0, 0.0
R5 N5 out 50 TC=0.0, 0.0
i6 N4 N6 20uA
v7 vdd Gnd 3.3
v8 N1 Gnd 1
v9 in N1 pulse(0.0 1 0 10n 10n 1u 2u)
* End of main circuit: tran
-------------------------------
Это исполняемый файл: cmd.sp

;opamp
;TRANSIENT RESPONSE LARGE SIGNAL
;10.08.2006

.include tran.sp
.include ../../../../../mod/mod_MOS.L49.AMI-1.0.lib

.options abstol=2e-15
.options reltol=1e-9
.options verbose=2
.options mosparasitics=1

.op
.tran/op 1u 10u

.print tran v(in)
.print tran v(out)
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th July 2025 - 22:19
Рейтинг@Mail.ru


Страница сгенерированна за 0.01384 секунд с 7
ELECTRONIX ©2004-2016