От какого значения <длина LVDS> * <частота DDR сигнала> надо выдерживать волновое сопротивление, и от какого значения того же параметра - выравнивать дорожки Опции

[iiv]

Добрый день,

есть LVDS сигнал, вернее 18 пар, работающих на 160МГц по обоим фронтам, конкретно с adc16dv160, который идет на ICE40HX8K-CT256.

Дорожки получаются по длине от 12 до 21мм, внутри пар не более 4мм разброс, есть соблазн не заморачиваться:

1. по длине внутри пар,
2. по длине между пар,
3. волновым сопротивлением,

ибо каждый из этих параметров удорожает процесс изготовления (выравнивание приведет к увеличению длины и переходу на 0.1-0.15мм, при большей длине волновым придется заморочиться, что приведет к 8-ми слойке).

Мои соображения по поводу п.1 и п.2: если у меня по двум фронтам 160МГц, то при разнице в 9мм по дорожкам, перекос фронтов у меня будет составлять 1/35 от длины одного бита или 90ps, что вроде даже больше джиттера плиски.

С волновым сопротивлением у меня нет понимания, но есть подозрение, что при коротких дорожках это не сильно важно. Могу сверху приклеить листочек заизолированной и заземленной меди, чтобы получить этот импеданс

Подскажите, пожалуйста, ответы на мои вопросы!

EDIT: нашел поставщика с 4-х слойной платой с 0.102мм препрегом, в общем-то вопрос становится не актуальным по причине цены и интересен ответ только в качестве любопытства.

Спасибо!

ИИВ

[EvilWrecker]

ASCII во вложении. 2006-й

Благодарствую, смог открыть

на вашем рисунке маппинг полностью совпадает с моим

Конечно совпадает- родной нетлист использую. Другое дело:

Но... Посмотрите, пожалуйста, на свою разводку. А вот теперь если добавить питание на ноги K2, L2 - то места на них нет, и надо перекидывать пары куда-то в сторону...

В этом собственно была моя основная загвоздка. То есть ставить глухие виа прямо на пад и не париться? Но опять же это дороже получается. В тех процессе, что я планировал, я могу со стенсилом и доставкой уложиться в 250бакс, а с глухими виа, 0.2мм дырками это будет 500 (я считал, что мне нужно 3 разных прототипа в панели по 10 штук каждого). Я понимаю, что можно сказать, если денег нет, нех этим заниматься, но я смотрю на эту задачу именно с точки зрения разумности применения технологий.

Цели развести плату и не стояло - только показать что у вас далеко не самый лучший мапинг, совершенно дикие нормы и большие расхождения с требованиями производителя. Что касается "влезет не влезет"- я бы наверное и VIP воткнул, срезав еще больше расстояние, но все разводится с адекватными нормами и без них.

Просто нужно сопоставлять: если использовать BGA0,8 - нужно применять сквозные как минимум 0,25/0,45. А лучше 0,20/0,45.
Нет возможности ставить такие "маленькие" переходные - применяйте BGA с большим шагом, либо готовьтесь к большому рукоблудию...
А глухие виасы это уже для совсем мелких BGA-чипов.

+1. Поддерживаю полностью.

[iiv]

Всех с наступившим Новым Годом и наступающим Рождеством!

Попробовал перейти на Альтеру МАХ10, стало гораздо удобнее...

Понимаю, что назовете рукоблудием, но, вдруг кто покритикует или отговорит.

Специально 2 и 3 слои не выложил, так как в них только огромные полигоны и без них в худшем случае 30мОм сопротивление силовой (при 100мА), и разброс в lvds только 7мм при тактовой 160МГц при требуемой точности 290пс.

Да, в самой плиске PLL могу не пользовать, только 3 внешних клока 160, 25 и 20МГц.

Плиска теперь 10M16DAF256 в 1мм 16х16 БГА корпусе, тут в этот корпус почти всю линейку можно засунуть, пробно дизайн уже влазит в 08, но не факт, что аппетиты не поднимутся и придется 16 или даже 40 ставить.

Не пинайте, пожалуйста, сильно, просто денег жалко, вот и пытаюсь сэкономить

Спасибо!