можно ли SSTL2 ячейки использовать для LVCMOS25 сигналов?, кажется можно, но ошибиться страшно :) Опции

[yes]

ASIC то не совсем апликэйшен специфик, но слегка универсальный

хочется иметь DDR SDRAM в некоторых апликейшинах,
а там где ее нету использовать эти ножки в мирных целях (например разрядность шины ассинхронной памяти с 8 до 32 увеличить и т.п.)

какие-нибудь проблемы / хитрости возникнут / понадобятся ??

[SM]

ASIC то не совсем апликэйшен специфик, но слегка универсальный

хочется иметь DDR SDRAM в некоторых апликейшинах,
а там где ее нету использовать эти ножки в мирных целях (например разрядность шины ассинхронной памяти с 8 до 32 увеличить и т.п.)

какие-нибудь проблемы / хитрости возникнут / понадобятся ??

Проблемы возникнут с тем, что vref нужен будет всегда. Хоть с DDR, хоть без. Я бы сделал свою ячейку, с sstl-компаратором и обычным входным буфером одновременно. Как правило места в ячейке на такие доработки хватает.

[yes]

Проблемы возникнут с тем, что vref нужен будет всегда. Хоть с DDR, хоть без. Я бы сделал свою ячейку, с sstl-компаратором и обычным входным буфером одновременно. Как правило места в ячейке на такие доработки хватает.

я не настолько крут, да и наш дизайн-флоу не предполагает доступа к физической топологии, то есть нету у меня топологии ячеек

про vref я понял,
еще меня интересовало - не нужно ли каких-либо согласующих резисторов (source termination) и т.п.
не будет ли этот sstl-компаратор как-то реагировать на vcc-gnd вход, ну и что выход там - обычный push-pull без хитростей

[SM]

про vref я понял,
еще меня интересовало - не нужно ли каких-либо согласующих резисторов (source termination) и т.п.
не будет ли этот sstl-компаратор как-то реагировать на vcc-gnd вход, ну и что выход там - обычный push-pull без хитростей

Ну я же не знаю, как именно данная ячейка устроена. В той технологии, что у меня, не дано SSTL-ячеек, поглядеть не могу. Однако обычно там дюже мощный push-pull выход, а вход в виде шустрого компаратора с vref. На ПЛИС отлично работает SSTL-2 ячейка для обычных сигналов, я это даже юзал, что бы vref'ом задавать порог.

ЗЫ про библиотеки. Ну как это так там нет топологии? Оно же все в комплекте должно идти! Или Вам огрызок от библиотек дали?