можно ли SSTL2 ячейки использовать для LVCMOS25 сигналов?, кажется можно, но ошибиться страшно :) Опции

[yes]

ASIC то не совсем апликэйшен специфик, но слегка универсальный

хочется иметь DDR SDRAM в некоторых апликейшинах,
а там где ее нету использовать эти ножки в мирных целях (например разрядность шины ассинхронной памяти с 8 до 32 увеличить и т.п.)

какие-нибудь проблемы / хитрости возникнут / понадобятся ??

[yes]

да, у нас только то что нужно для "логического" синтеза
такой дизайн-флоу...

как я понимаю многие фирмы работают так и существует куча посредников, которые доводят проект до gds (tape-out-а)
я и раньше так работал - потом по результатом физического синтеза и всяким расчетам паразитов (выполняются посредникам) в базу данных вносятся задержки (ну или экстрактируется SDF) и с ними тесты прогоняют

соответственоо и библиотеки и тулзы (типа артизан компилера) у нас урезаные

[SM]

да, у нас только то что нужно для "логического" синтеза
такой дизайн-флоу...

Ну так попросите транзисторный нетлист на эту ячейку и спайс модели на технологию, обосновать это можно легко, типа хотим применить эту ячейку для не-SSTL сигналов и хотим помоделировать в спайсе. Отказать не должны. Ну а потом и помоделируете.