Hard PCIe core (Altera) и refclk Опции

[Владимир_О]

Требуется совет человека, использовавшего PCIe hardIP в Альтеровских ПЛИСах. Могу ли я завести нулевой лэйн PCIe на нулевой трансивер (это требование обязательно, я знаю) и при этом тактировать HardIP не от refclk0, а допустим, от refclk1 (завести pcie_refclk с мат платы на refclk1)? В альтеровских доках нигде ограничения не видел, по логике должно работать, но очень не хотелось бы промахнуться...

[Владимир_О]

проект соберите.
так будет надёжнее.
на практике встречались разные варианты допустимого/недопустимого, поэтому дополнительное движение RTL-дизайнера в данном случае лишним не будет.

Проект собирается, Квартус не ругается. Но до десятой версии он разрешал и не нулевой трансивер использовать для PCIe, а на практике это не работало... Потом Альтеровцы это подправили, Квартус начал ругаться на такое подключение, но осадок, что если компилится, то не факт, что заработает - остался.