Почему не работает case, но работает if-else Опции

[unixwz]

Здравствуйте, меня интересует почему не работает следующий код:

Код

case cmd is
    when C_ADD =>  q <= (f_op + s_op);
    when C_SUB =>  q <= (f_op - s_op);
    when others => null;
end case;

Но при этом если переписать под if-else, то будет работать.

Код

if (cmd = C_ADD) then
    q <= (f_op + s_op);
elsif (cmd = C_SUB) then
     q <= (f_op - s_op);
end if;

А самое интересное то, что при компиляции ошибок нет, но в ModelSim он отказывается симулировать схему, а именно загружать файл симуляции (не знаю как его правильно назывют - al_vhd_tst, который по тестбенчу работает), пишет:
# ** Error: (vsim-3173) Entity '/home/user/Development/freyacpu/cpu/simulation/modelsim/rtl_work.alu' has no architecture.
# Load interrupted
# Error loading design

И список сигналов соответственно не открывается. С if-else всё работает.

Возможно это одна из не синтезируемых конструкций? Прошу помощи у опытных людей!

Сообщение отредактировал unixwz - Jan 30 2017, 10:52

[andrew_b]

Здравствуйте, меня интересует почему не работает следующий код:

Код абсолютно нормальный. Причин может быть множество, но где-то в другом месте.

[iosifk]

Код абсолютно нормальный. Причин может быть множество, но где-то в другом месте.

Поддерживаю. А зачем Вам АЛУ для светофора?

[unixwz]

Поддерживаю. А зачем Вам АЛУ для светофора?

Я так полагаю это случай так называемого сарказма.
Как мне выявить данную ошибку? В варнингах ничего особенного нет.

UPD: Всё спасибо, если скомпилировать vhd файлы по отдельности в ModelSIM, то будут показаны ошибки. Буду разбираться.

Сообщение отредактировал unixwz - Jan 30 2017, 11:53

[Flip-fl0p]

Я так полагаю это случай так называемого сарказма.
Как мне выявить данную ошибку? В варнингах ничего особенного нет.

UPD: Всё спасибо, если скомпилировать vhd файлы по отдельности в ModelSIM, то будут показаны ошибки. Буду разбираться.

Modelsim не всегда все ошибки находит. Например я компилирую проект в Quartus'е и он находит ошибки там, где Modelsim их пропустил.
UPD: Вернее правильнее сказать, что есть некоторые недочёты, которые могут и не являться ошибками, которые ModelSIM не отмечает. Например неправильная передача сигналов между клоковыми доменами, неуказанный процесс в списке чувствительности, создание защёлки, несинхронизированный асинхронный сброс, и пр.

Сообщение отредактировал Flip-fl0p - Jan 30 2017, 12:53

[andrew_b]

UPD: Вернее правильнее сказать, что есть некоторые недочёты, которые могут и не являться ошибками, которые ModelSIM не отмечает. Например неправильная передача сигналов между клоковыми доменами, неуказанный процесс в списке чувствительности, создание защёлки, несинхронизированный асинхронный сброс, и пр.

Моделсим не телепат и не знает, что вы пишете. Он поддерживает все возможности языка, включая, разумеется, несинтезируемые конструкции, которые активно используются при написании тестбенчей. А вот то, что вы перечислили, является недочетами с точки зрения реализации в железе, но не с точки зрения языка. Тут вы сами должны понимать, что вы делаете.