DDR3 933MHz Опции

[KapitanYtka]

Здравствуйте,
Есть вопрос к людям с опытом работы с DDR3. Потребовалось развести четыре DDR3 MT41K512M8DA-107 AIT:P. Datasheet рекомендует Fly-by архитектуру.
В микроновском документе ( tn4113_ddr3_point_to_point_design) для Fly-by архитектуры указаны довольно короткие длины цепей. Выполнение рекомендаций потребует размещение микросхем памяти одна под другой. Такое решение не хочет мое начальство.
Я видел примеры DDR3 и с большими длинами цепей, расположением на одном слое. Есть ли еще хорошие GuideLine по разводке DDR3?


https://yadi.sk/i/cCgudYp-3GtWGE

Сообщение отредактировал KapitanYtka - Apr 12 2017, 08:33

[KapitanYtka]

Трассы считал в Polar, слоев 16. Скоростные слои проложены роджерсом 4 серии. Слои питания внутри на Fr4. Межслоные переходы мне не одобряет начальство, использую обратное сверление. via сквозные 0,15/0,35 мм. Минимальная трасса 0,089 мм. Работаю в AD17. DDR3 не самые скоростные в моей плате, просто на них я не получил рекомендаций по трассам от коллег, а сам я раньше не работал с ней.

[PCBtech]

Трассы считал в Polar, слоев 16. Скоростные слои проложены роджерсом 4 серии. Слои питания внутри на Fr4. Межслоные переходы мне не одобряет начальство, использую обратное сверление. via сквозные 0,15/0,35 мм. Минимальная трасса 0,089 мм. Работаю в AD17. DDR3 не самые скоростные в моей плате, просто на них я не получил рекомендаций по трассам от коллег, а сам я раньше не работал с ней.

Если будет желание - присылайте проект DDR нам на семинар, промоделируем в Sigrity и покажем, что у вас в проекте не так, что надо поправить, чтобы DDR работала на максимальной скорости без сбоев.
В подписи - ссылка на описание и программу семинара.