xilinx ise 14.6 ChipScope, Не выводятся сигналы Опции

[Kostochkin]

Здравствуйте, Никогда раньше не пользовался ChipScope, но пришла пора. ОП - windows 10 64bit, ISE 14.6.

Собрал проект, компилируется, в кристалл прошивается, spartan 6.
Но когда я настраиваю ChipScope, при задании сигналов триггерам отображаются процентов 10% всех сигналов проекта...
Не могу понять в чем дело, подскажите пожалуйста.
В проекте один clock 25mhz, и одна pll.
Спасибо.





Сообщение отредактировал Kostochkin - Jun 2 2017, 13:49

[litv]

Попробуй в пропертях синтеза
Keep Hierarchy - "Yes" . И пересинтезить.

[Kostochkin]

Попробуй в пропертях синтеза
Keep Hierarchy - "Yes" . И пересинтезить.

тоже самое, видятся только внутренние сигналы pll, а топ модуля нет, вернее только два...