Нагрузочная способность Плис и согласование R, cyclone и шина под sram Опции

[cpl]

Как лучше согласовать шину состояшею из 4 sram под Cyclone (частота 50-80Мгц)
если смысл ставить последовательно резисторы и как, или лучше на конце поставить оконечную нагрузку из пары резисторов, неперегрузиться плис при этом.

[3.14]

<Изначально мы рассматривали вопрос о 6 SRAM и частоты 50-80 мГц.
По п.1 и п.2 Если поставить буферные резисторы возле ИСТОЧНИКА , то емкость 6 ОЗУ завалит фронты так, что уже работать ничего не будет на частоте выше 40 мГц (примерно, на 33 будет работать без резисторов - проверено на тойже Altera)>
Если быть точным, то четыре SRAM, насколько понимаю в паралель.
Считаем.
Паразитная емкость пина корпуса PQ208 ~0.7пф, паразитная емкость Spartan2 входного буфера ~6.5пФ, примерно такие же знаячения будут и для SRAM. Округлим до 10пФ. Как правило, величина согласующего (последовательного) резистора (на четырехслойках) порядка 50Ом. Итого, задержка обуславливаемая RC порядка 4 нс. Задержка обуславливаемая распространением сигнала в линии порядка 0.5нс на 3-5 см, округлим до 1нс.
Получаем задержку в 5 наносекунд. Нормально-достижимое время регистр-логика-пин порядка 10нс. (1/80МГц)-10нс=2,5нс (надо 5). Добавляем дополнительную ступень конвейера, в этом случае время регистр-пин, около 2 нс. Времени остается вагон. В случае с двухслойкой (примерно раза в три увеличивается номинал согласующего резистора) все вписывается в притык, не очень ГУД.

Плавно переходя в п.3.
Когда запас все таки не достаточный, тогда надо чесать репу. Ставить резисторы паралельно каждой нагрузке или экспериментировать с буфером (на нем задержка кстати тоже не меньше 2нс будет).

<Altera одна и таже, т.е. выходной буфер один и тотже - откуда увеличение мощности при переходе с 6ИМС на одну?>
Надо определиться, одно дело, часть шины посадить на буфер, а остальную оставить как есть. Другое, заменить буфера Altera на более мощные. Если первое, согласен, если второе, получим предидущепостовые последствия.

<по уму буфер должен быть на супрессорах, а не на резисторах - но это по возможностям каждого>
По уму, выходное импеданс буфера, должен иметь импеданс линии, тогда и согласовывать, вероятнее всего, не прийдется.

<А земля должна быть в любом случае мощной - камень упавший в море и в ручей вызывает разный эффект.>
А Вы попробуйте поиграться с Speed2000. Тогда Вам скорее всего и "ужасных" размеров земляной полигон четырехслойки покажется не больше тарелки.

Старался по деликатнее, но тон какой то все равно вызывающий, извините.

[sasha2005]

<Изначально мы рассматривали вопрос о 6 SRAM и частоты 50-80 мГц.
По п.1 и п.2 Если поставить буферные резисторы возле ИСТОЧНИКА , то емкость 6 ОЗУ завалит фронты так, что уже работать ничего не будет на частоте выше 40 мГц (примерно, на 33 будет работать без резисторов - проверено на тойже Altera)>
Если быть точным, то четыре SRAM, насколько понимаю в паралель.
Считаем.
Паразитная емкость пина корпуса PQ208 ~0.7пф, паразитная емкость Spartan2 входного буфера ~6.5пФ, примерно такие же знаячения будут и для SRAM. Округлим до 10пФ. Как правило, величина согласующего (последовательного) резистора (на четырехслойках) порядка 50Ом.  Итого, задержка обуславливаемая RC порядка 4 нс. Задержка обуславливаемая распространением сигнала в линии порядка 0.5нс на 3-5 см, округлим до 1нс.
Получаем задержку в 5 наносекунд. Нормально-достижимое время регистр-логика-пин порядка 10нс. (1/80МГц)-10нс=2,5нс (надо 5). Добавляем дополнительную ступень конвейера, в этом случае время регистр-пин, около 2 нс. Времени остается вагон. В случае с двухслойкой (примерно раза в три увеличивается номинал согласующего резистора) все вписывается в притык, не очень ГУД.

Плавно переходя в п.3.
Когда запас все таки не достаточный, тогда надо чесать репу. Ставить резисторы паралельно каждой нагрузке или экспериментировать с буфером (на нем задержка кстати тоже не меньше 2нс будет).

<Altera одна и таже, т.е. выходной буфер один и тотже - откуда увеличение мощности при переходе с 6ИМС на одну?>
Надо определиться, одно дело, часть шины посадить на буфер, а остальную оставить как есть. Другое, заменить буфера Altera на более мощные. Если первое, согласен, если второе, получим предидущепостовые последствия.

<по уму буфер должен быть на супрессорах, а не на резисторах - но это по возможностям каждого>
По уму, выходное импеданс буфера, должен иметь импеданс линии, тогда и согласовывать, вероятнее всего, не прийдется.

<А земля должна быть в любом случае мощной - камень упавший в море и в ручей вызывает разный эффект.>
А Вы попробуйте поиграться с Speed2000. Тогда Вам скорее всего и "ужасных" размеров земляной полигон четырехслойки покажется не больше тарелки.

Старался по деликатнее, но тон какой то все равно вызывающий, извините.

Тон нормальный, на Speed2000 не пробовал, пробовал измерять ЭМИ. Поэтому ответы из практики. С 6 ОЗУ - промазал, то было на моих платах. Ваш ответ до завтра переварю. Если есть желание посмотрите вложение -примерно в тему.

Прикрепленные файлы

 Tricky_DRAM_Lines.doc ( 34 килобайт ) Кол-во скачиваний: 116